Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
158 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

158 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Flexible 0.73–15.5 GHz Single LC VCO Clock Generator in 12 nm CMOS.
    Xu, Haojie ; Luo, Bao ; et al.
    In: IEEE Transactions on Circuits & Systems. Part II: Express Briefs, Jg. 69 (2022-11-01), Heft 11, S. 4238-4242
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 12–14.5-GHz 10.2-mW −249-dB FoM Fractional- N Subsampling PLL With a High-Linearity Phase Interpolator in 40-nm CMOS.
    Chen, Yan-Ting ; Peng, Pen-Jui ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 30 (2022-05-01), Heft 5, S. 634-643
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A Sub-0.25-pJ/bit 47.6-to-58.8-Gb/s Reference-Less FD-Less Single-Loop PAM-4 Bang-Bang CDR With a Deliberate-Current-Mismatch Frequency Acquisition Technique in 28-nm CMOS.
    Zhao, Xiaoteng ; Chen, Yong ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-05-01), Heft 5, S. 1358-1371
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 0.0285-mm 2 0.68-pJ/bit Single-Loop Full-Rate Bang-Bang CDR Without Reference and Separate FD Pulling Off an 8.2-Gb/s/μs Acquisition Speed of the PAM-4 Input in 28-nm CMOS.
    Zhao, Xiaoteng ; Chen, Yong ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-02-01), Heft 2, S. 546-561
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A Spurious and Oscillator Pulling Free CMOS Quadrature LO-Generator for Cellular NB-IoT.
    Choi, Jaewon ; Kim, Nam-Seog
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-12-01), Heft 12, S. 2098-2109
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 73dB-A Audio VCO-ADC Based on a Maximum Length Sequence Generator in 130nm CMOS.
    Perez, Carlos ; Quintero, Andres ; et al.
    In: IEEE Transactions on Circuits & Systems. Part II: Express Briefs, Jg. 68 (2021-10-01), Heft 10, S. 3194-3198
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 600-μm² Ring-VCO-Based Hybrid PLL Using a 30-μW Charge-Sharing Integrator in 28-nm CMOS.
    Yang, Shiheng ; Yin, Jun ; et al.
    In: IEEE Transactions on Circuits & Systems. Part II: Express Briefs, Jg. 68 (2021-09-01), Heft 9, S. 3108-3112
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 28 GHz Hybrid PLL in 32 nm SOI CMOS.
    Ferriss, Mark ; Rylyakov, Alexander ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 49 (2014-04-01), Heft 4, S. 1027-1035
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 6.5–12.5-Gb/s Half-Rate Single-Loop All-Digital Referenceless CDR in 28-nm CMOS.
    Yu, Changzhi ; Sa, Euije ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 55 (2020-10-01), Heft 10, S. 2831-2841
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 0.003-mm<superscript>2</superscript> 440fsRMS-Jitter and −64dBc-Reference-Spur Ring-VCO-Based Type-I PLL Using a Current-Reuse Sampling Phase Detector in 28-nm CMOS.
    Yang, Zunsong ; Chen, Yong ; et al.
    In: IEEE Transactions on Circuits & Systems. Part I: Regular Papers, Jg. 68 (2021-06-01), Heft 6, S. 2307-2316
    Online serialPeriodical
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Single-Event Effects Characterization of LC-VCO PLLs in a 28-nm CMOS Technology.
    Zhang, Zhichao ; Djahanshahi, Hormoz ; et al.
    In: IEEE Transactions on Nuclear Science, Jg. 67 (2020-09-01), Heft 9, S. 2042-2050
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A Second-Order Purely VCO-Based CT $\Delta\Sigma$ ADC Using a Modified DPLL Structure in 40-nm CMOS.
    Zhong, Yi ; Li, Shaolan ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 55 (2020-02-01), Heft 2, S. 356-368
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 10-Gb/s, 0.03-mm2, 1.28-pJ/bit Half-Rate Injection-Locked CDR With Path Mismatch Tracking Loop in a 28-nm CMOS Technology.
    Choo, Min-Seong ; Park, Kwanseo ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-10-01), Heft 10, S. 2812-2822
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Time-Dependent Single-Event Effects in CMOS $LC$ -Oscillators.
    Prinzie, Jeffrey ; De Smedt, Valentijn
    In: IEEE Transactions on Nuclear Science, Jg. 66 (2019-09-01), Heft 9, S. 2048-2054
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 5–13.5 Gb/s Multistandard Receiver With High Jitter Tolerance Digital CDR in 40-nm CMOS Process.
    Shu, Zhou ; Huang, Shalin ; et al.
    In: IEEE Transactions on Circuits & Systems. Part I: Regular Papers, Jg. 67 (2020-10-01), Heft 10, S. 3378-3388
    Online serialPeriodical
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    3.125-to-28.125 Gb/s 4.72 mW/Gb/s Multi- Standard Parallel Transceiver Supporting Channel-Independent Operation in 40-nm CMOS.
    Yoon, Jong-Hyeok ; Kwon, Kyeongha ; et al.
    In: IEEE Transactions on Circuits & Systems. Part I: Regular Papers, Jg. 67 (2020-08-01), Heft 8, S. 2647-2658
    Online serialPeriodical
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Low Noise Fault Tolerant Radiation Hardened 2.56 Gbps Clock-Data Recovery Circuit With High Speed Feed Forward Correction in 65 nm CMOS.
    Biereigel, Stefan ; Kulis, Szymon ; et al.
    In: IEEE Transactions on Circuits & Systems. Part I: Regular Papers, Jg. 67 (2020-05-01), Heft 5, S. 1438-1446
    Online serialPeriodical
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Low-Noise $RC$ -Based Phase Interpolator in 16-nm CMOS.
    Jakobsson, Anders ; Serban, Adriana ; et al.
    In: IEEE Transactions on Circuits & Systems. Part II: Express Briefs, Jg. 66 (2019), Heft 1, S. 1-5
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    An IR-UWB CMOS Transceiver for High-Data-Rate, Low-Power, and Short-Range Communication.
    Lee, Geunhaeng ; Park, Jungwoon ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-08-01), Heft 8, S. 2163-2174
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Compact, Low Jitter, CMOS 65 nm 4.8–6 GHz Phase-Locked Loop for Applications in HEP Experiments Front-End Electronics.
    Mazza, Giovanni ; Panati, Serena
    In: IEEE Transactions on Nuclear Science, Jg. 65 (2018-05-01), Heft 5, S. 1212-1217
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -