Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
8 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

8 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    High speed low-power true single-phase clock divide-by-16/17 dual-modulus prescaler using 130nm CMOS process with a Vdd of 1.2V
    Hemapradhap, N ; Ajayan, J
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    CMOS based design and simulation of ternary full adder and Ternary coded Decimal (TCD) adder circuit
    Mounika, J. ; Ramanujam, K. ; et al.
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Analysis of full adder using adiabatic charge recovery logic
    Marina, S Amalin ; Pradeepa, T Shunbaga ; et al.
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Energy efficient low power high speed full adder design using hybrid logic
    Theja, M Nikhil ; Balakumaran, T
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Implementation for minimization of computation time of partial products for designing multipliers
    Fatima, Nashrah ; Shrman, Brahmi ; et al.
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    3-D simulation study of high performance, area efficient integrated FET
    Antony, Ninu ; Nesamani, I. Flavia Princess
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Stack gate technique for minimizing leakage current in multigate MOSFETs
    Mathew, Juna ; Nesamani, I. Flavia Princess
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Performance estimation of conventional and reversible logic circuits using QCA implementation platform
    Mahalakshmi, K S ; Hajeri, Shiva ; et al.
    In: 2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT), 2016-03-01, S. 1-9
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -