Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
33 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

33 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A self-controllable voltage level (SVL) circuit and its low-power high-speed CMOS circuit applications
    Enomoto, T. ; Oka, Y. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 38 (2003-07-01), Heft 7, S. 1220-1226
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Threshold-voltage balance for minimum supply operation [LV CMOS chips]
    Ono, G. ; Miyazaki, M.
    In: IEEE Journal of Solid-State Circuits, Jg. 38 (2003-05-01), Heft 5, S. 830-833
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    0.18-/spl mu/m CMOS 10-Gb/s multiplexer/demultiplexer ICs using current mode logic with tolerance to threshold voltage fluctuation
    Tanabe, A. ; Umetani, M. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 36 (2001-06-01), Heft 6, S. 988-996
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 3.3-V/5-V low power TTL-to-CMOS input buffer
    Wang, Chi-Chang ; Wu, Jiin-Chuan
    In: IEEE Journal of Solid-State Circuits, Jg. 33 (1998-04-01), Heft 4, S. 598-603
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A single poly EEPROM cell structure for use in standard CMOS processes
    Ohsaki, K. ; Asamoto, N. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 29 (1994-03-01), Heft 3, S. 311-316
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A variable threshold voltage inverter for CMOS programmable logic circuits
    Segura, J. ; Rossello, J.L. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 33 (1998-08-01), Heft 8, S. 1262-1265
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    CMOS folding A/D converters with current-mode interpolation
    Flynn, M.P. ; Allstot, D.J.
    In: IEEE Journal of Solid-State Circuits, Jg. 31 (1996-09-01), Heft 9, S. 1248-1257
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A generalized tanh law MOSFET model and its applications to CMOS inverters
    Shousha, A.H.M. ; Aboulwafa, M.
    In: IEEE Journal of Solid-State Circuits, Jg. 28 (1993-02-01), Heft 2, S. 176-179
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Quaternary logic circuits in 2- mu m CMOS technology
    Shanbhag, N.R. ; Nagchoudhuri, D. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 25 (1990-06-01), Heft 3, S. 790-799
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    High-speed CMOS I/O buffer circuits
    Ishibe, M. ; Otaka, S. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 27 (1992-04-01), Heft 4, S. 671-673
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    CMOS differential pass-transistor logic design
    Pasternak, J.H. ; Shubat, A.S. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 22 (1987-04-01), Heft 2, S. 216-222
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Optimized retrograde N-well for 1-/spl mu/m CMOS technology
    Martin, R.A. ; Chen, J.Y. T.
    In: IEEE Journal of Solid-State Circuits, Jg. 21 (1986-04-01), Heft 2, S. 286-292
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    CMOS nonthreshold logic (NTL) and cascode nonthreshold logic (CNTL) for high-speed applications
    Wang, Jinn-Shyan ; Wu, Chung-Yu ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 24 (1989-06-01), Heft 3, S. 779-786
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    New capabilities of the CMOS inverter
    Talkhan, E.A.
    In: IEEE Journal of Solid-State Circuits, Jg. 23 (1988-06-01), Heft 3, S. 872-875
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Short-circuit dissipation of static CMOS circuitry and its impact on the design of buffer circuits
    Veendrick, H.J.M.
    In: IEEE Journal of Solid-State Circuits, Jg. 19 (1984-08-01), Heft 4, S. 468-473
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A CMOS voltage reference
    Tsividis, Y.P. ; Ulmer, R.W.
    In: IEEE Journal of Solid-State Circuits, Jg. 13 (1978-12-01), Heft 6, S. 774-778
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Depletion/enhancement CMOS for a lower power family of three-valued logic circuits
    Heung, A. ; Mouftah, H.T.
    In: IEEE Journal of Solid-State Circuits, Jg. 20 (1985-04-01), Heft 2, S. 609-616
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A read-static-noise-margin-free SRAM cell for low-VDD and high-speed applications
    Takeda, K. ; Hagihara, Y. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 41 (2006), Heft 1, S. 113-121
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Split-level precharge differential logic: a new type of high-speed charge-recycling differential logic
    Lee, Jungho ; Park, Joonbae ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 36 (2001-08-01), Heft 8, S. 1276-1280
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Energy–Performance Tunable Logic
    Nezamfar, B. ; Alon, E. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 44 (2009-09-01), Heft 9, S. 2554-2567
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -