Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
10 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

10 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 1.05-to-3.2 GHz All-Digital PLL for DDR5 Registering Clock Driver With a Self-Biased Supply-Noise-Compensating Ring DCO.
    Song, Yeonggeun ; Ko, Han-Gon ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 69 (2022), Heft 3, S. 759-763
    academicJournal
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Topographical Field Map Analysis Tool for Designing Linear LC DCOs.
    Abdullah, Shakeeb ; Rogers, John W. M.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 67-II (2020), Heft 7, S. 1199-1203
    academicJournal
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 2.9 GHz Variable Inductor-Based DCO With 1.3 kHz Frequency Resolution for FMCW Radar Applications.
    Li, Heyi ; Hao, Xiucheng ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 66-II (2019), Heft 5, S. 813-817
    academicJournal
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    260-µW DCO With Constant Current Over PVT Variations Using FLL and Adjustable LDO.
    Abbasizadeh, Hamed ; Ali, Imran ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 65-II (2018), Heft 6, S. 739-743
    academicJournal
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A Modified Proportional-Integral Loop Filter to Suppress DCO Noise in Digital PLL.
    Namgoong, Won
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 65-II (2018), Heft 8, S. 974-978
    academicJournal
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 0.0129 mm2 DPLL With 1.6~2.0 ps RMS Period Jitter and 0.25-to-2.7 GHz Tunable DCO Frequency Range in 55-nm CMOS.
    Luo, Zhihong ; Wang, Guoxing ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 65-II (2018), Heft 12, S. 1844-1848
    academicJournal
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A Low-Power DCO Using Interlaced Hysteresis Delay Cells.
    Yu, Chien-Ying ; Chung, Ching-Che ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 59-II (2012), Heft 10, S. 673-677
    academicJournal
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Jitter and Power Analysis on DCO.
    Lee, Doo-Chan ; Kim, Kyu-Young ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 58-II (2011), Heft 9, S. 560-564
    academicJournal
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Binary Phase Detector Gain in Bang-Bang Phase-Locked Loops With DCO Jitter.
    Tertinek, Stefan ; Gleeson, James P. ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 57-II (2010), Heft 12, S. 941-945
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Digitally controlled oscillator (DCO)-based architecture for RF frequency synthesis in a deep-submicrometer CMOS Process.
    Robert Bogdan Staszewski ; Leipold, Dirk ; et al.
    In: IEEE Trans. Circuits Syst. II Express Briefs, Jg. 50 (2003), Heft 11, S. 815-828
    academicJournal
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -