Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
33 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

33 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Low-Power Indirect Time-of-Flight CMOS Image Sensor With Fixed Depth Noise Compensation and Dual-Mode Imaging for Depth Dynamic Range Enhancement
    Piao, C. ; Ahn, Y. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 69 (2022-10-01), Heft 10, S. 3989-3999
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Ultra-Low Power CMOS Image Sensor With Two-Step Logical Shift Algorithm-Based Correlated Double Sampling Scheme
    Park, K. ; Yeom, S. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 67 (2020-11-01), Heft 11, S. 3718-3727
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 10-Bit 2.5-GS/s Two-Step ADC With Selective Time-Domain Quantization in 28-nm CMOS
    Liu, M. ; Zhang, C. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 69 (2022-03-01), Heft 3, S. 1091-1101
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 70 mW 25 Gb/s Quarter-Rate SerDes Transmitter and Receiver Chipset With 40 dB of Equalization in 65 nm CMOS Technology
    Yuan, S. ; Wu, L. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 63 (2016-07-01), Heft 7, S. 939-948
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    TEL Logic Style as a Countermeasure Against Side-Channel Attacks: Secure Cells Library in 65nm CMOS and Experimental Results
    Bellizia, D. ; Scotti, G. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 65 (2018-11-01), Heft 11, S. 3874-3884
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 0.19 mm2 10 b 2.3 GS/s 12-Way Time-Interleaved Pipelined-SAR ADC in 65-nm CMOS
    Zhu, Y. ; Chan, C. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 65 (2018-11-01), Heft 11, S. 3606-3616
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    1.5–3.3 GHz, 0.0077 mm2, 7 mW All-Digital Delay-Locked Loop With Dead-Zone Free Phase Detector in $0.13~\mu \text{m}$ CMOS
    Bayram, E. ; Aref, A.F. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 65 (2018), Heft 1, S. 39-50
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 12b 50 MS/s 21.6 mW 0.18 $\mu$m CMOS ADC Maximally Sharing Capacitors and Op-Amps
    Lee, K. H. ; Kim, K. S. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 58 (2011-09-01), Heft 9, S. 2127-2136
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 40-nm CMOS, 1.1-V, 101-dB Dynamic-Range, 1.7-mW Continuous-Time $\Sigma\Delta$ ADC for a Digital Closed-Loop Class-D Amplifier
    Donida, A. ; Cellier, R. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 62 (2015-03-01), Heft 3, S. 645-653
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    CMOS Clock-Gated Synchronous Up/Down Counter With High-Speed Local Clock Generation and Compact Toggle Flip-Flop
    Lee, G. ; Joo, B. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. PP, Heft 99, S. 1-12
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    SC-DDPL: A Novel Standard-Cell Based Approach for Counteracting Power Analysis Attacks in the Presence of Unbalanced Routing
    Bellizia, D. ; Bongiovanni, S. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 67 (2020-07-01), Heft 7, S. 2317-2330
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A Novel Flow for Reducing Dynamic Power and Conditional Performance Improvement
    Mostafa, M. ; El-Kharashi, M.W. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 68 (2021-05-01), Heft 5, S. 2003-2016
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    An Energy-Efficient Hierarchical Architecture for Time-Interleaved SAR ADC
    Reyes, B.T. ; Biolato, L. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 66 (2019-06-01), Heft 6, S. 2064-2076
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Low-Power Clock Distribution Using a Current-Pulsed Clocked Flip-Flop
    Islam, R. ; Guthaus, M. R.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 62 (2015-04-01), Heft 4, S. 1156-1164
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Quadrature Pulse Generator for Short-Range UWB Vehicular Radar Applications Using a Pulsed Oscillator and a Variable Attenuator
    El-Gabaly, A. M. ; Saavedra, C. E.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 58 (2011-10-01), Heft 10, S. 2285-2295
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Digital Systems Power Management for High Performance Mixed Signal Platforms
    Kapoor, A. ; Groot, C. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 61 (2014-04-01), Heft 4, S. 961-975
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Effectiveness of Leakage Power Analysis Attacks on DPA-Resistant Logic Styles Under Process Variations
    Alioto, M. ; Bongiovanni, S. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 61 (2014-02-01), Heft 2, S. 429-442
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Power-Efficient Clock Circuit and Output Serializing Technique Integrated in a 12-bit 10-GS/s ADC
    Han, H. ; Liu, S. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 71 (2024-04-01), Heft 4, S. 1495-1505
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    28 Gbaud PAM-4 Burst-Mode CDR With Reconfigurable Sampling Scheme
    Gu, Z. ; Bi, X.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 70 (2023-05-01), Heft 5, S. 1917-1927
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Low Power Localized 2T1R STT-MRAM Array With Pipelined Quad-Phase Saving Scheme for Zero Sleep Power Systems
    Huang, K. ; Zhao, R. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 61 (2014-09-01), Heft 9, S. 2614-2623
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -