Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
26 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

26 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 0.061-pJ/b/dB 28-Gb/s Gradient-Based Maximum Eye Tracking CDR With 2-Tap DFE Adaptation in 28-nm CMOS
    Lee, S. ; Kang, B. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 70 (2023-11-01), Heft 11, S. 3998-4002
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Pseudo-Reference Counter-Based FLL for 6 Gb/s Reference-Less CDR in 65-nm CMOS
    Lee, S. ; Harjani, R. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 69 (2022-04-01), Heft 4, S. 2096-2100
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A Low-Power 8-GS/s Comparator for High-Speed Analog-to-Digital Conversion in $0.13\mu$ m CMOS Technology
    Mohtashemi, D. ; Green, M.M.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 66 (2019-04-01), Heft 4, S. 557-561
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 4.8-mW/Gb/s 9.6-Gb/s 5 $+$ 1-Lane Source-Synchronous Transmitter in 65-nm Bulk CMOS
    Yuan, S. ; Wang, Z. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 61 (2014-04-01), Heft 4, S. 209-213
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 92-MHz 13-bit IF digitizer using optimized SC integrators in 0.35-/spl mu/m CMOS technology
    Thandri, B.K. ; Silva-Martinez, J.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 53 (2006-05-01), Heft 5, S. 412-416
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 2-GS/s 8-Bit ADC Featuring Virtual-Ground Sampling Interleaved Architecture in 28-nm CMOS
    Wang, X.S. ; Jin, X. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 65 (2018-11-01), Heft 11, S. 1534-1534
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 16 mW 250 ps Double-Hit-Resolution Input-Sampled Time-to-Digital Converter in 45-nm CMOS
    Ur Rehman, S. ; Khafaji, M.M. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 65 (2018-05-01), Heft 5, S. 562-562
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Integrated Circuit for Super-Regenerative Low-Frequency Amplification
    Rieger, R. ; Sulistiyanto, N.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 65 (2018), Heft 1, S. 31-31
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A time-interleaved recursive loop band-pass delta-sigma modulator for a digital IF CDMA receiver
    Kwon, Minho ; Lee, Jungyoon ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 52 (2005-07-01), Heft 7, S. 389-393
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Combining Multipath and Single-Path Time-Interleaved Delta-Sigma Modulators
    Gharbiya, A. ; Johns, D. A.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 55 (2008-12-01), Heft 12, S. 1224-1228
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A 14-Bit 4 GS/s Two-Way Interleaved Pipelined ADC With Aperture Error Tunning
    Yang, P. ; Li, F. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 71 (2024-06-01), Heft 6, S. 2961-2965
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    An 80-Gb/s PAM-4 Simultaneous Bidirectional Transceiver With Hybrid Adaptation Scheme
    Lee, Y. ; Shim, M. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 70 (2023-08-01), Heft 8, S. 2884-2888
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A Single-Loop Third-Order 10-MHz BW Source-Follower-Integrator Based Discrete-Time Delta-Sigma ADC
    Kim, H. ; Boo, J. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 70 (2023-02-01), Heft 2, S. 401-405
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    The Peak-SNR Performances of Voltage-Mode versus Time-Mode Circuits
    Ziabakhsh, S. ; Gagnon, G. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 65 (2018-12-01), Heft 12, S. 1869-1869
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 1.05-to-3.2 GHz All-Digital PLL for DDR5 Registering Clock Driver With a Self-Biased Supply-Noise-Compensating Ring DCO
    Song, Y. ; Ko, H. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 69 (2022-03-01), Heft 3, S. 759-763
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Jitter-Tolerance-Enhanced Digital CDR Circuit Using Background Loop Gain Controller
    Yao, Y. ; Huang, C. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-06-01), Heft 6, S. 1837-1841
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Type-I PLL With Foreground Loop Bandwidth Calibration
    Chou, M. ; Liu, S.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-04-01), Heft 4, S. 1103-1107
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A 2.4–3.0GHz Process-Tolerant Sub-Sampling PLL With Loop Bandwidth Calibration
    Lu, Y. ; Liu, S. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-03-01), Heft 3, S. 873-877
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 9.6 nW, 8-Bit, 100 S/s Envelope-to-Digital Converter for Respiratory Monitoring
    Shi, E. ; de Godoy, D. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 67 (2020-03-01), Heft 3, S. 445-449
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Power-Reduction Technique Using a Single Edge-Tracking Clock for Multiphase Clock and Data Recovery Circuits
    Kwak, K. ; Kwon, O.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 61 (2014-04-01), Heft 4, S. 239-243
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -