Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
125 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

125 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Oscillation and sequential behavior caused by opens in the routing in digital CMOS circuits
    KONUK, H ; FERGUSON, F. J
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 17 (1998), Heft 11, S. 1200-1210
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Efficient timing analysis for CMOS circuits considering data dependent delays
    SUN, S.-Z ; DU, D. H. C ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 17 (1998), Heft 6, S. 546-552
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A joint gate sizing and buffer insertion method for optimizing delay and power in CMOS and BiCMOS combinational logic
    LOWE, K. S ; GULAK, P. G
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 17 (1998), Heft 5, S. 419-434
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A modeling technique for CMOS gates
    CHATZIGEORGIOU, A ; NIKOLAIDIS, S ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 18 (1999), Heft 5, S. 557-575
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Models and algorithms for bounds on leakage in CMOS circuits
    JOHNSON, M. C ; SOMASEKHAR, D ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 18 (1999), Heft 6, S. 714-725
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Estimation of activity for static and domino CMOS circuits considering signal correlations and simultaneous switching
    CHOU, T.-L ; ROY, K
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 15 (1996), Heft 10, S. 1257-1265
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Transistor sizing for low power CMOS circuits : Low power design
    BORAH, M ; OWENS, R. M ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 15 (1996), Heft 6, S. 665-671
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Reducing power dissipation in CMOS circuits by signal probability based transistor reordering
    HOSSAIN, R ; ZHENG, M ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 15 (1996), Heft 3, S. 361-368
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Performance computation for precharacterized CMOS gates with RC loads
    DARTU, F ; MENEZES, N ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 15 (1996), Heft 5, S. 544-553
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Delay optimization of digital CMOS VLSI circuits by transistor reordering
    CARLSON, B. S ; SUH-JUCH, LEE
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 14 (1995), Heft 10, S. 1183-1192
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A novel macromodel for power estimation in CMOS structures
    TURGIS, S ; AUVERGNE, D
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 17 (1998), Heft 11, S. 1090-1098
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    ILLIADS-T: An electrothermal timing simulator for temperature-sensitive reliability diagnosis of CMOS VLSI chips
    CHENG, Y.-K ; RAHA, P ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 17 (1998), Heft 8, S. 668-681
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Inverter models of CMOS gates for supply current and delay evaluation
    NABAVI-LISHI, A ; RUMIN, N. C
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 13 (1994), Heft 10, S. 1271-1279
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    SWiTEST: a switch level test generation system for CMOS combinational circuits
    KUEN-JONG, LEE ; NJINDA, C. A ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 13 (1994), Heft 5, S. 625-637
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Partitioning and analysis of static digital CMOS circuits
    HÜBNER, U ; VIERHAUS, H. T ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 16 (1997), Heft 11, S. 1292-1310
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    On-line detection of bridging and delay faults in functional blocks of CMOS self-checking circuits
    METRA, C ; FAVALLI, M ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 16 (1997), Heft 7, S. 770-776
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Diagnosis of CMOS Op-Amps with gate oxide short faults using multilayer perceptrons
    YU, S ; JERVIS, B. W ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 16 (1997), Heft 8, S. 930-935
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Layout-dependent fault analysis and test synthesis for CMOS circuits
    JACOMET, M ; GUGGENBÜHL, W
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 12 (1993), Heft 6, S. 888-899
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Fault simulation of parametric bridging faults in CMOS IC's
    DALPASSO, M ; FAVALLI, M ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 12 (1993), Heft 9, S. 1403-1410
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Charge-based fault simulation for CMOS network breaks
    KONUK, H ; FERGUSON, F. J ; et al.
    In: IEEE transactions on computer-aided design of integrated circuits and systems, Jg. 15 (1996), Heft 12, S. 1555-1567
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -