Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
176 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

176 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    An Analog Neural Network Computing Engine Using CMOS-Compatible Charge-Trap-Transistor (CTT)
    Du, Yuan ; Chen, Xiaoliang ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 38 (2019-10-01), S. 1811-1819
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    New 3-D CMOS Fabric With Stacked Horizontal Nanowires
    Rahman, Mostafizur ; Iqbal, Arif ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 38 (2019-09-01), S. 1625-1634
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design Methodology for TFT-Based Pseudo-CMOS Logic Array With Multilayer Interconnection Architecture and Optimization Algorithms
    Sun, Wenyu ; Guo, Xiaojun ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 38 (2019-11-01), S. 2043-2057
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Compact Memristor-CMOS Hybrid Look-Up-Table Design and Potential Application in FPGA
    Wang, Xiaoping ; Guo, Yanwen ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 36 (2017-12-01), S. 2144-2148
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Characterizing VeSFET-Based ICs With CMOS-Oriented EDA Infrastructure
    Maly, Wojciech ; Marek-Sadowska, Malgorzata ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 33 (2014-04-01), S. 495-506
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Design and Multicorner Optimization of the Energy-Delay Product of CMOS Flip–Flops Under the Negative Bias Temperature Instability Effect
    Abrishami, H. ; Pedram, Massoud ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 32 (2013-06-01), S. 869-881
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Transient Analysis of CMOS-Gate-Driven $RLGC$ Interconnects Based on FDTD
    Mao, Jun-Fa ; Swaminathan, Madhavan ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 30 (2011-04-01), S. 574-583
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    The Sizing Rules Method for CMOS and Bipolar Analog Integrated Circuit Synthesis
    Massier, Tobias ; Schlichtmann, Ulf ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 27 (2008-12-01), S. 2209-2222
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Modeling the Overshooting Effect for CMOS Inverter Delay Analysis in Nanometer Technologies
    Kurokawa, Atsushi ; Sato, Takashi ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 29 (2010-02-01), S. 250-260
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Crosstalk Analysis for a CMOS-Gate-Driven Coupled Interconnects
    Sarkar, S. ; Brajesh Kumar Kaushik
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 27 (2008-06-01), S. 1150-1154
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Accurate estimation of total leakage in nanometer-scale bulk CMOS circuits based on device geometry and doping profile
    Mukhopadhyay, Saibal ; Roy, Kaushik ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 24 (2005-03-01), S. 363-381
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A CAD methodology for optimizing transistor current and sizing in analog CMOS design
    Rochelle, J.M. ; Hopper, C.E. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 22 (2003-02-01), S. 225-237
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Chip-level charged-device modeling and simulation in CMOS integrated circuits
    Bendix, P. ; Huh, Yoonjong ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 22 (2003), S. 67-81
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Modeling of failure probability and statistical design of SRAM array for yield enhancement in nanoscaled CMOS
    Roy, Kaushik ; Mahmoodi, Hamid ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 24 (2005-12-01), S. 1859-1880
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Diagnosis of resistive-open and stuck-open defects in digital CMOS ICs
    McCluskey, Edward J. ; James Chien-Mo Li
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 24 (2005-11-01), S. 1748-1759
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Algorithms for minimizing standby power in deep submicrometer, dual-V/sub t/ CMOS circuits
    Wang, Qi ; Vrudhula, Sarma
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 21 (2002-03-01), S. 306-318
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    On the detectability of CMOS floating gate transistor faults
    Azaïs, Florence ; Rafiq, S. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 20 (2001), S. 116-128
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Charge-sharing alleviation and detection for CMOS domino circuits
    Wang, Jinn-Shyan ; Chang, Shih-Chieh ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 20 (2001), S. 266-280
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Principles of substrate crosstalk generation in CMOS circuits
    Briaire, J. ; Krisch, S. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 19 (2000), Heft 6, S. 645-653
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Efficient timing analysis for CMOS circuits considering data dependent delays
    Du, David H. C. ; Chen, Hsi-Chuan ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 17 (1998-06-01), S. 546-552
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -