Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
37 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

37 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Modeling and analysis of loading effect on leakage of nanoscaled bulk-CMOS logic circuits
    Mukhopadhyay, S. ; Bhunia, S. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 25 (2006-08-01), Heft 8, S. 1486-1495
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Delay and current estimation in a CMOS inverter with an RC load
    Hafed, M. ; Oulmane, M. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 20 (2001), Heft 1, S. 80-89
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    On the detectability of CMOS floating gate transistor faults
    Ivanov, A. ; Rafiq, S. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 20 (2001), Heft 1, S. 116-128
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Noise-rejection model based on charge-transfer equation for digital CMOS circuits
    Korshak, A.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 23 (2004-10-01), Heft 10, S. 1460-1468
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Charge-sharing alleviation and detection for CMOS domino circuits
    Chang, Shih-Chieh ; Cheng, Ching-Hwa ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 20 (2001-02-01), Heft 2, S. 266-280
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A state-space behavioral model for CMOS class E power amplifiers
    Reynaert, P. ; Mertens, K.L.R. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 22 (2003-02-01), Heft 2, S. 132-138
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Principles of substrate crosstalk generation in CMOS circuits
    Briaire, J. ; Krisch, S.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 19 (2000-06-01), Heft 6, S. 645-653
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Inverter models of CMOS gates for supply current and delay evaluation
    Nabavi-Lishi, A. ; Rumin, N.C.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 13 (1994-10-01), Heft 10, S. 1271-1279
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: Algorithms, signal correlations, and their resolution
    Kriplani, H. ; Najm, F.N. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 14 (1995-08-01), Heft 8, S. 998-1012
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    On-line detection of bridging and delay faults in functional blocks of CMOS self-checking circuits
    Metra, C. ; Favalli, M. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 16 (1997-07-01), Heft 7, S. 770-776
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A probabilistic fault model for 'analog' faults in digital CMOS circuits
    Favalli, M. ; Olivo, P. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 11 (1992-11-01), Heft 11, S. 1459-1462
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A Memristor Crossbar-Based Lyapunov Equation Solver
    Li, B. ; Xie, Q. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 42 (2023-11-01), Heft 11, S. 4324-4328
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Symbolic failure analysis of complex CMOS circuits due to excessive leakage current and charge sharing
    Bahar, R.I. ; Song, Hui-Yuan ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 24 (2005-04-01), Heft 4, S. 502-515
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Computer-aided design and scaling of deep submicron CMOS
    Specks, J.W. ; Engl, W.L.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 12 (1993-09-01), Heft 9, S. 1357-1367
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Charge-based fault simulation for CMOS network breaks
    Konuk, H. ; Ferguson, F.J. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 15 (1996-12-01), Heft 12, S. 1555-1567
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Electrical model of the floating gate defect in CMOS ICs: implications on I/sub DDQ/ testing
    Champac, V.H. ; Rubio, A. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 13 (1994-03-01), Heft 3, S. 359-369
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A new circuit optimization technique for high performance CMOS circuits
    Chen, H.Y. ; Kang, S.M.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 10 (1991-05-01), Heft 5, S. 670-677
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A physical parametric transistor model for CMOS circuit simulation
    Yu, S. ; Franz, A.F. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 7 (1988-10-01), Heft 10, S. 1038-1052
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Modeling Latch-Up in CMOS Integrated Circuits
    Estreich, D.B. ; Dutton, R.W.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 1 (1982-10-01), Heft 4, S. 157-162
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Comments on "A module generator for optimized CMOS buffers
    Hedenstierna, N. ; Jeppson, K.O.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 12 (1993), Heft 1, S. 180-181
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -