Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
34 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

34 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Innovative structures for CMOS combinational gates synthesis
    BUONANNO, G ; SCIUTO, D ; et al.
    In: IEEE transactions on computers, Jg. 43 (1994), Heft 4, S. 385-399
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Logic testing of bridging faults in CMOS integrated circuits
    CHESS, B ; LARRABEE, T
    In: IEEE transactions on computers, Jg. 47 (1998), Heft 3, S. 338-345
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A state assignment approach to asynchronous CMOS circuit design
    KANTABUTRA, V ; ANDREOU, A. G
    In: IEEE transactions on computers, Jg. 43 (1994), Heft 4, S. 460-469
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Analysis of gate oxide shorts in CMOS circuits
    HONG, HAO ; MCCLUSKEY, E. J
    In: IEEE transactions on computers, Jg. 42 (1993), Heft 12, S. 1510-1516
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    High-speed addition in CMOS
    QUACH, N. T ; FLYNN, M. J
    In: IEEE transactions on computers, Jg. 41 (1992), Heft 12, S. 1612-1615
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Multiple stuck-open fault detection in CMOS logic circuits
    JHA, N. K
    In: IEEE transactions on computers, Jg. 37 (1988), Heft 4, S. 426-432
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    The current mode fuzzy logic integrated circuits fabricated by the standard CMOS process
    YAMAKAWA, T ; MIKI, T
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 2, S. 161-167
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Testable realizations for FET stuck-open faults in CMOS combinational logic circuits
    REDDY, S. M ; REDDY, M. K
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 8, S. 742-754
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Characteristics of prototype CMOS quaternary logic encoder-decoder circuits
    MANGIN, J. L ; CURRENT, K. W
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 2, S. 157-161
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Modular asynchronous arbiter intensitive to metastability
    VALENCIA, M ; BELLIDO, M. J ; et al.
    In: IEEE transactions on computers, Jg. 44 (1995), Heft 12, S. 1456-1461
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A fault-tolerant GEQRNS processing element for linear systolic array DSP applications
    SMITH, J. C ; TAYLOR, F. J
    In: IEEE transactions on computers, Jg. 44 (1995), Heft 9, S. 1121-1130
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Hybrid signed-digit number systems : a unified framework for redundant number representations with bounded carry propagation chains
    PHATAK, D. S ; KOREN, I
    In: Special issue on computer arithmetic, Jg. 43 (1994), Heft 8, S. 880-891
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design and application of self-testing comparators implemented with MOS PLA's
    YUVAL, TAMIR ; SEQUIN, C. H
    In: IEEE transactions on computers, Jg. 33 (1984), Heft 6, S. 493-506
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Low-power divider
    NANNARELLI, A ; LANG, T
    In: IEEE transactions on computers, Jg. 48 (1999), Heft 1, S. 2-14
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Multiple-valued signed-digit adder using negative differential-resistance devices
    GONZALEZ, A. F ; MAZUMDER, I. P
    In: IEEE transactions on computers, Jg. 47 (1998), Heft 9, S. 947-959
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A fast binary adder with conditional carry generation
    LO, J.-C
    In: IEEE transactions on computers, Jg. 46 (1997), Heft 2, S. 248-253
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A dependable high performance wafer scale architecture for embedded signal processing
    LINDERMAN, R. W ; KOHLER, R. L. R ; et al.
    In: Dependability of computing systems, Jg. 47 (1998), Heft 1, S. 125-128
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Design of a high-speed square generator
    WEY, C.-L ; SHIEH, M.-D
    In: IEEE transactions on computers, Jg. 47 (1998), Heft 9, S. 1021-1026
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    High speed externally asynchronous/internally clocked systems
    VANSCHEIK, W. S ; TINDER, R. F
    In: IEEE transactions on computers, Jg. 46 (1997), Heft 7, S. 824-829
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Complexity analysis of the cost-table approach to the design of multiple-valued logic circuits
    SCHUELLER, K. A ; BUTLER, J. T
    In: IEEE transactions on computers, Jg. 46 (1997), Heft 2, S. 205-209
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -