Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
156 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

156 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Test Algorithms for ECC-Based Memory Repair in Ultimate CMOS and Post-CMOS.
    Papavramidou, Panagiota ; Nicolaidis, Michael
    In: IEEE Transactions on Computers, Jg. 65 (2016-07-01), Heft 7, S. 2284-2298
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Innovative structures for CMOS combinational gates synthesis
    BUONANNO, G ; SCIUTO, D ; et al.
    In: IEEE transactions on computers, Jg. 43 (1994), Heft 4, S. 385-399
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Robust Soft Error Tolerant CMOS Latch Configurations
    Anjan Kumar Pudi N, S ; Maryam Shojaei Baghini
    In: IEEE Transactions on Computers, Jg. 65 (2016-09-01), S. 2820-2834
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    cNV SRAM: CMOS Technology Compatible Non-Volatile SRAM Based Ultra-Low Leakage Energy Hybrid Memory System
    Wang, Jinhui ; Zezhong, Yang ; et al.
    In: IEEE Transactions on Computers, Jg. 65 (2016-04-01), S. 1055-1067
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Logic testing of bridging faults in CMOS integrated circuits
    CHESS, B ; LARRABEE, T
    In: IEEE transactions on computers, Jg. 47 (1998), Heft 3, S. 338-345
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A state assignment approach to asynchronous CMOS circuit design
    KANTABUTRA, V ; ANDREOU, A. G
    In: IEEE transactions on computers, Jg. 43 (1994), Heft 4, S. 460-469
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Analysis of gate oxide shorts in CMOS circuits
    HONG, HAO ; MCCLUSKEY, E. J
    In: IEEE transactions on computers, Jg. 42 (1993), Heft 12, S. 1510-1516
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    High-speed addition in CMOS
    QUACH, N. T ; FLYNN, M. J
    In: IEEE transactions on computers, Jg. 41 (1992), Heft 12, S. 1612-1615
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An Efficient Technique for Leakage Current Estimation in Nanoscaled CMOS Circuits Incorporating Self-Loading Effects
    Kundu, Sandip ; Chen, Wei ; et al.
    In: IEEE Transactions on Computers, Jg. 59 (2010-07-01), S. 922-932
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Logic testing of bridging faults in CMOS integrated circuits
    Chess, B. ; Larrabee, T.
    In: IEEE Transactions on Computers, Jg. 47 (1998-03-01), S. 338-345
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Innovative structures for CMOS combinational gates synthesis
    Sciuto, Donatella ; Stefanelli, Renato ; et al.
    In: IEEE Transactions on Computers, Jg. 43 (1994-04-01), S. 385-399
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A state assignment approach to asynchronous CMOS circuit design
    Andreou, Andreas G. ; Kantabutra, Vitit
    In: IEEE Transactions on Computers, Jg. 43 (1994-04-01), S. 460-469
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    High-speed addition in CMOS
    Flynn, Michael J. ; Quach, Nhon
    In: IEEE Transactions on Computers, Jg. 41 (1992), S. 1612-1615
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of an Energy-Efficient CMOS-Compatible NoC Architecture with Millimeter-Wave Wireless Interconnects
    Yu, Xinmin ; Cosic, Miralem ; et al.
    In: IEEE Transactions on Computers, Jg. 62 (2013-12-01), S. 2382-2396
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Opens and Delay Faults in CMOS RAM Address Decoders
    Al-Ars, Zaid ; A.J. van de Goor ; et al.
    In: IEEE Transactions on Computers, Jg. 55 (2006-12-01), S. 1630-1639
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Multiple stuck-open fault detection in CMOS logic circuits
    JHA, N. K
    In: IEEE transactions on computers, Jg. 37 (1988), Heft 4, S. 426-432
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    The current mode fuzzy logic integrated circuits fabricated by the standard CMOS process
    YAMAKAWA, T ; MIKI, T
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 2, S. 161-167
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Testable realizations for FET stuck-open faults in CMOS combinational logic circuits
    REDDY, S. M ; REDDY, M. K
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 8, S. 742-754
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Characteristics of prototype CMOS quaternary logic encoder-decoder circuits
    MANGIN, J. L ; CURRENT, K. W
    In: IEEE transactions on computers, Jg. 35 (1986), Heft 2, S. 157-161
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Multiple stuck-open fault detection in CMOS logic circuits
    Jha, Niraj K.
    In: IEEE Transactions on Computers, Jg. 37 (1988-04-01), S. 426-432
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -