Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
61 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

61 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 35-GHz TX and RX Front End With High TX Output Power for Ka-Band FMCW Phased-Array Radar Transceivers in CMOS Technology.
    Deng, Wei ; Wu, Rui ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-10-01), Heft 10, S. 2089-2098
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 12-bit, 2.5-bit/Phase Column-Parallel Cyclic ADC.
    Kaur, Amandeep ; Mishra, Deepak ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019), Heft 1, S. 248-252
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design of Low-Voltage High-Speed CML D-Latches in Nanometer CMOS Technologies.
    Scotti, Giuseppe ; Bellizia, Davide ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3509-3520
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    An 11-bit 100-MS/s Subranged-SAR ADC in 65-nm CMOS.
    Chung, Yung-Hui ; Yen, Chia-Wei
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3434-3443
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Design of Silicon Photonic Interconnect ICs in 65-nm CMOS Technology.
    Bae, Woorham ; Jeong, Gyu-Seob ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-06-01), Heft 6, S. 2234-2243
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 350-MS/s Continuous-Time Delta–Sigma Modulator With a Digitally Assisted Binary-DAC and a 5-Bits Two-Step-ADC Quantizer in 130-nm CMOS.
    Taherzadeh-Sani, Mohammad ; Nabki, Frederic
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-09-01), Heft 9, S. 1914-1919
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Short Pulse Generation With On-Chip Pulse-Forming Lines.
    Geng, Yongtao ; Zou, Huan ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 20 (2012-09-01), Heft 9, S. 1553-1564
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 11-Transistor Nanoscale CMOS Memory Cell for Hardening to Soft Errors.
    Lin, Sheng ; Kim, Yong-Bin ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-05-01), Heft 5, S. 900-904
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A CMOS Image Sensor With On-Chip Image Compression Based on Predictive Boundary Adaptation and Memoryless QTD Algorithm.
    Chen, Shoushun ; Bermak, Amine ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-04-01), Heft 4, S. 538-547
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration.
    Niitsu, Kiichi ; Sugimori, Yasufumi ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-10-01), Heft 10, S. 1902-1907
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A 3.57 Gb/s/pin Low Jitter All-Digital DLL With Dual DCC Circuit for GDDR3 DRAM in 54-nm CMOS Technology.
    Yun, Won-Joo ; Lee, Hyun-Woo ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-09-01), Heft 9, S. 1718-1722
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part II—Results and Figures of Merit.
    Alioto, Massimo ; Consoli, Elio ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-05-01), Heft 5, S. 737-750
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    CMOS Full-Adders for Energy-Efficient Arithmetic Applications.
    Aguirre-Hernandez, Mariano ; Linares-Aranda, Monico
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-04-01), Heft 4, S. 718-721
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Row-Based Power-Gating: A Novel Sleep Transistor Insertion Methodology for Leakage Power Optimization in Nanometer CMOS Circuits.
    Sathanur, Ashoka ; Benini, Luca ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-03-01), Heft 3, S. 469-482
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part I—Methodology and Design Strategies.
    Alioto, Massimo ; Consoli, Elio ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-05-01), Heft 5, S. 725-736
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Designing Efficient Circuits Based on Runtime-Reconfigurable Field-Effect Transistors.
    Rai, Shubham ; Trommer, Jens ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-03-01), Heft 3, S. 560-572
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Parallel and Serial Computation in Nanomagnet Logic: An Overview.
    Giri, Davide ; Causapruno, Giovanni ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-08-01), Heft 8, S. 1427-1437
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Statistical Design Approach Using Fixed and Variable Width Transconductors for Positive-Feedback Gain-Enhancement OTAs.
    Nicholson, Andrew Peter ; Irfansyah, Astria Nur ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-06-01), Heft 6, S. 1966-1977
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Active?Passive $\Delta \Sigma $ Modulator for High-Resolution and Low-Power Applications.
    Hussain, Arshad ; Sin, Sai-Weng ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017), Heft 1, S. 364-374
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Reconfigurable Systolic Array: From Architecture to Physical Design for NML.
    Causapruno, Giovanni ; Riente, Fabrizio ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-11-01), Heft 11, S. 3208-3217
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -