Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
132 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Sprache

132 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  2. Detailansicht für Treffer 2 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  3. Detailansicht für Treffer 3 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  4. Detailansicht für Treffer 4 öffnen
    Design of Low-Voltage High-Speed CML D-Latches in Nanometer CMOS Technologies.
    Scotti, Giuseppe ; Bellizia, Davide ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3509-3520
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An 11-bit 100-MS/s Subranged-SAR ADC in 65-nm CMOS.
    Chung, Yung-Hui ; Yen, Chia-Wei
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3434-3443
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Design of Silicon Photonic Interconnect ICs in 65-nm CMOS Technology.
    Bae, Woorham ; Jeong, Gyu-Seob ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-06-01), Heft 6, S. 2234-2243
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 350-MS/s Continuous-Time Delta–Sigma Modulator With a Digitally Assisted Binary-DAC and a 5-Bits Two-Step-ADC Quantizer in 130-nm CMOS.
    Taherzadeh-Sani, Mohammad ; Nabki, Frederic
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-09-01), Heft 9, S. 1914-1919
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 12-bit, 2.5-bit/Phase Column-Parallel Cyclic ADC.
    Kaur, Amandeep ; Mishra, Deepak ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019), Heft 1, S. 248-252
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration.
    Niitsu, Kiichi ; Sugimori, Yasufumi ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-10-01), Heft 10, S. 1902-1907
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 3.57 Gb/s/pin Low Jitter All-Digital DLL With Dual DCC Circuit for GDDR3 DRAM in 54-nm CMOS Technology.
    Yun, Won-Joo ; Lee, Hyun-Woo ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-09-01), Heft 9, S. 1718-1722
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Short Pulse Generation With On-Chip Pulse-Forming Lines.
    Geng, Yongtao ; Zou, Huan ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 20 (2012-09-01), Heft 9, S. 1553-1564
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A Very-Low-Voltage Frequency Divider in Folded MOS Current Mode Logic With Complementary n- and p-type Flip-Flops
    Scotti, Giuseppe ; Centurelli, Francesco ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-05-01), S. 998-1008
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Three Steps to the Thermal Noise Death of Moore's Law
    IZYDORCZYK, Jacek
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 18 (2010), Heft 1, S. 161-165
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Configurable Input―Output Power Pad for Wafer-Scale Microelectronic Systems
    LAFLAMME-MAYER, Nicolas ; ANDRE, Walder ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 11, S. 2024-2033
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Very-Low-Voltage Frequency Divider in Folded MOS Current Mode Logic With Complementary n- and p-type Flip-Flops.
    Centurelli, Francesco ; Scotti, Giuseppe ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-05-01), Heft 5, S. 998-1008
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Devices and Circuits Using Novel 2-D Materials: A Perspective for Future VLSI Systems.
    Resta, Giovanni V. ; Leonhardt, Alessandra ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-07-01), Heft 7, S. 1486-1503
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A 11-Transistor Nanoscale CMOS Memory Cell for Hardening to Soft Errors.
    Lin, Sheng ; Kim, Yong-Bin ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-05-01), Heft 5, S. 900-904
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A CMOS Image Sensor With On-Chip Image Compression Based on Predictive Boundary Adaptation and Memoryless QTD Algorithm.
    Chen, Shoushun ; Bermak, Amine ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-04-01), Heft 4, S. 538-547
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  20. Detailansicht für Treffer 20 öffnen
    Designing Efficient Circuits Based on Runtime-Reconfigurable Field-Effect Transistors.
    Rai, Shubham ; Trommer, Jens ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-03-01), Heft 3, S. 560-572
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -