Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
14 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Sprache

14 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A scalable high-voltage output driver for low-voltage CMOS technologies
    MENTZE, Erik J ; HESS, Herbert L ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 14 (2006), Heft 12, S. 1347-1353
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Design of a CMOS Broadband Transimpedance Amplifier With Active Feedback
    ZHENGHAO, LU ; KIAT SENG, YEO ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 18 (2010), Heft 3, S. 461-472
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A minimum total power methodology for projecting limits on CMOS GSI : Special section on low-power electronics and design
    BHAVNAGARWALA, A. J ; AUSTIN, B. L ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 8 (2000), Heft 3, S. 235-251
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Input Offset Estimation of CMOS Integrated Circuits in Weak Inversion.
    Akbari, Meysam ; Hashemipour, Omid ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-09-01), Heft 9, S. 1812-1816
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Short Pulse Generation With On-Chip Pulse-Forming Lines
    YONGTAO, GENG ; HUAN, ZOU ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 9, S. 1553-1564
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A Low-Power Reconfigurable Logic Array Based on Double-Gate Transistors : Configurable Computing Design-II: Hardware Level Reconfiguration
    BECKETT, Paul
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 16 (2008), Heft 2, S. 115-123
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Low Leakage Clock Tree With Dual-Threshold- Voltage Split Input–Output Repeaters.
    Kumar Gundu, Anil ; Kursun, Volkan
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-07-01), Heft 7, S. 1537-1547
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Comparative Evaluation of Layout Density in 3T, 4T, and MT FinFET Standard Cells
    ALIOTO, Massimo
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 5, S. 751-762
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A Test Chip for Characterization of the Series Association of MOSFETs.
    Sanchotene Silva, Rafael ; Pereira Luiz, Lucas ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-08-01), Heft 8, S. 1967-1971
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Variable-Pipeline-Stage Router
    LEE, Chun-Yi ; JHA, Niraj K
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 9, S. 1669-1682
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Low-Power Circuit Analysis and Design Based on Heterojunction Tunneling Transistors (HETTs)
    YOONMYUNG, LEE ; DAEYEON, KIM ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 9, S. 1632-1643
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Modeling subthreshold SOI logic for static timing analysis
    VALENTIAN, Alexandre ; THOMAS, Olivier ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 6, S. 662-668
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design of Logic Gates and Flip-Flops in High-performance FinFET Technology
    BHOJ, Ajay N ; JHA, Niraj K
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 11, S. 1975-1988
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A Framework for Layout-Dependent STI Stress Analysis and Stress-Aware Circuit Optimization
    JIYING, XUE ; YANGDONG, DENG ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 3, S. 498-511
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -