Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
129 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

129 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    CMOS First-Order All-Pass Filter With 2-Hz Pole Frequency.
    Paul, Anindita ; Ramirez-Angulo, Jaime ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-02-01), Heft 2, S. 294-303
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 0.0067-mm 2 12-bit 20-MS/s SAR ADC Using Digital Place-and-Route Tools in 40-nm CMOS.
    Tsai, Yao-Hung ; Liu, Shen-Iuan
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 30 (2022-07-01), Heft 7, S. 905-914
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 24- \mu \textW 12-bit 1-MS/s SAR ADC With Two-Step Decision DAC Switching in 110-nm CMOS.
    Chung, Yung-Hui ; Yen, Chia-Wei ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-11-01), Heft 11, S. 3334-3344
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    An 8 bit 0.3–0.8 V 0.2–40 MS/s 2-bit/Step SAR ADC With Successively Activated Threshold Configuring Comparators in 40 nm CMOS.
    Yoshioka, Kentaro ; Shikata, Akira ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-02-01), Heft 2, S. 356-368
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A Fully Integrated 10-V Pulse Driver Using Multiband Pulse-Frequency Modulation in 65-nm CMOS.
    Wu, Jiangchao ; Leong, Hou-Man ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-09-01), Heft 9, S. 1665-1669
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    All-Digital Cost-Efficient CMOS Digital-to-Time Converter Using Binary-Weighted Pulse Expansion.
    Chen, Chun-Chi ; Hwang, Chorng-Sii ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-04-01), Heft 4, S. 1094-1098
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Digital Amplifier: A Power-Efficient and Process-Scaling Amplifier for Switched Capacitor Circuits.
    Yoshioka, Kentaro ; Sugimoto, Tomohiko ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-11-01), Heft 11, S. 2575-2586
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    28-GHz CMOS VCO With Capacitive Splitting and Transformer Feedback Techniques for 5G Communication.
    Fu, Yupeng ; Li, Lianming ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-09-01), Heft 9, S. 2088-2095
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    ±0.25-V Class-AB CMOS Capacitance Multiplier and Precision Rectifiers.
    Pourashraf, Shirin ; Ramirez-Angulo, Jaime ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-04-01), Heft 4, S. 830-842
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 12-bit, 2.5-bit/Phase Column-Parallel Cyclic ADC.
    Kaur, Amandeep ; Mishra, Deepak ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019), Heft 1, S. 248-252
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Gain Error Calibrations for Two-Step ADCs: Optimizations Either in Accuracy or Chip Area.
    Wang, Guan Cheng ; Zhu, Yan ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-11-01), Heft 11, S. 2279-2289
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 0.9-nW, 101-Hz, and 46.3- $\mu$ Vrms IRN Low-Pass Filter for ECG Acquisition Using FVF Biquads.
    Sawigun, Chutham ; Thanapitak, Surachoke
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-11-01), Heft 11, S. 2290-2298
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 0.9-V 12-bit 100-MS/s 14.6-fJ/Conversion-Step SAR ADC in 40-nm CMOS.
    Luo, Jian ; Li, Jing ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-10-01), Heft 10, S. 1980-1988
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 5-to-8-GHz Wideband Miniaturized Dielectric Spectroscopy Chip With $I/Q$ Mismatch Calibration in 65-nm CMOS.
    Ma, Shunli ; Li, Ning ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-08-01), Heft 8, S. 1554-1564
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Low-Power Forward and Reverse Body Bias Generator in CMOS 40 nm.
    Wang, Lei ; Wu, Chundong ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-07-01), Heft 7, S. 1403-1407
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A 128-Tap Highly Tunable CMOS IF Finite Impulse Response Filter for Pulsed Radar Applications.
    Mincey, John S. ; Su, Eric C. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-06-01), Heft 6, S. 1192-1203
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A 400-MS/s 10-b 2-b/Step SAR ADC With 52-dB SNDR and 5.61-mW Power Dissipation in 65-nm CMOS.
    Liu, Qing ; Shu, Wei ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3444-3454
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    An 11-bit 100-MS/s Subranged-SAR ADC in 65-nm CMOS.
    Chung, Yung-Hui ; Yen, Chia-Wei
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3434-3443
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A Process-Independent and Highly Linear DCO for Crowded Heterogeneous IoT Devices in 65-nm CMOS.
    Gorji, J. ; Ghaznavi-Ghoushchi, M. B.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), Heft 12, S. 3369-3379
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Two-Step Analog Accumulator for CMOS TDI Image Sensor With Temporal Undersampling Exposure Method.
    Xia, Yu ; Nie, Kaiming ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-03-01), Heft 3, S. 1104-1117
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -