Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
7 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

7 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Scalable Symbolic Simulation-Based Automatic Correction of Modern Processors
    Refan, F. ; Alizadeh, B. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-10-01), Heft 10, S. 1845-1853
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Automatic Correction of Dynamic Power Management Architecture in Modern Processors
    Sharafinejad, R. ; Alizadeh, B. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-02-01), Heft 2, S. 308-318
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Managing Trace Summaries to Minimize Stalls During Postsilicon Validation
    Chandran, S. ; Panda, P.R. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-06-01), Heft 6, S. 1881-1894
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Bridging Presilicon and Postsilicon Debugging by Instruction-Based Trace Signal Selection in Modern Processors
    Refan, F. ; Alizadeh, B. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-07-01), Heft 7, S. 2059-2070
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A Refinement-Based Compositional Reasoning Framework for Pipelined Machine Verification
    Manolios, P. ; Srinivasan, S. K.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 16 (2008-04-01), Heft 4, S. 353-364
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Formal-Analysis-Based Trace Computation for Post-Silicon Debug
    Gort, M. ; De Paula, F. M. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 20 (2012-11-01), Heft 11, S. 1997-2010
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Unifying simulation and execution in a design environment for FPGA systems
    Hutchings, B.L. ; Nelson, B.E.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 9 (2001-02-01), Heft 1, S. 201-205
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -