Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
71 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Sprache

71 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    CMOS Circuits Based on a Stacked Structure Using Silicone-Resin as Dielectric Layers
    Pu, Fanghua ; Kudo, Kazuhiro ; et al.
    In: IEICE Transactions on Electronics, 2011, S. 136-140
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
    Amemiya, Yoshihito ; Asai, Tetsuya ; et al.
    In: IEICE Transactions on Electronics, 2010, S. 835-841
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    CMOS Differential Circuits Using Charge-Redistribution and Reduced-Swing Schemes
    Huang, Hong-Yi ; Jan, Shiun-Dian ; et al.
    In: IEICE Transactions on Electronics, 2012, S. 275-283
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    CKVdd: A Clock-Controlled Self-Stabilized Voltage Technique for Reducing Dynamic Power in CMOS Digital Circuits
    Cheng, Ching-Hwa ; Wang, Chin-Hsien
    In: IEICE Transactions on Electronics, 2009, S. 391-400
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Low-Dynamic-Power and Low-Leakage-Power Techniques for CMOS Square-Root Circuit
    Enomoto, Tadayoshi ; Kobayashi, Nobuaki
    In: IEICE Transactions on Electronics, 2009, S. 409-416
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Self-Vth-Cancellation High-Efficiency CMOS Rectifier Circuit for UHF RFIDs
    Ito, Takashi ; Kotani, Koji
    In: IEICE Transactions on Electronics, 2009, S. 153-160
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Robust Subthreshold CMOS Digital Circuit Design with On-Chip Adaptive Supply Voltage Scaling Technique
    Numa, Masahiro ; Matsumoto, Kei ; et al.
    In: IEICE Transactions on Electronics, 2011, S. 80-88
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Clock Driver Design for Low-Power High-Speed 90-nm CMOS Register Array
    Hagiwara, Yousuke ; Enomoto, Tadayoshi ; et al.
    In: IEICE Transactions on Electronics, 2008-04-01, S. 553-561
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An Ultra Low-Voltage Ultra Low-Power CMOS Threshold Voltage Reference
    Ferreira, Luis H. C. ; Tales Cleber Pimenta ; et al.
    In: IEICE Transactions on Electronics, 2007-10-01, S. 2044-2050
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Design of a CMOS Heartbeat Spike-Pulse Detection Circuit Integrable in an RFID Tag for Heart Rate Signal Sensing
    Inoue, Takahiro ; Harada, Masayuki ; et al.
    In: IEICE transactions on electronics, 2007-06-01, Heft 6, S. 1336-1344
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Novel High-Speed and Low-Voltage CMOS Level-Up/Down Shifter Design for Multiple-Power and Multiple-Clock Domain Chips
    Wee, Jae-Kyung ; Kim, Yong-Ju ; et al.
    In: IEICE Transactions on Electronics, 2007-03-01, S. 644-648
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design of SCR-Based ESD Protection Device for Power Clamp Using Deep-Submicron CMOS Technology
    Koo, Yong-Seo
    In: IEICE Transactions on Electronics, 2009, S. 1188-1193
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design of a Small-Offset 12-Bit CMOS DAC Using Weighted Mean Sample-and-Hold Circuit
    Uno, Masayuki ; Kawahito, Shoji
    In: IEICE Transactions on Electronics, 2006-06-01, S. 702-709
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Low Dynamic Power and Low Leakage Power Techniques for CMOS Motion Estimation Circuits
    Ei, Tomomi ; Enomoto, Tadayoshi ; et al.
    In: IEICE Transactions on Electronics, 2006-03-01, S. 271-279
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 1 V Phase Locked Loop with Leakage Compensation in 0.13 m CMOS Technology
    Liu, Shen-Iuan ; Chuang, Chi-Nan
    In: IEICE Transactions on Electronics, 2006-03-01, S. 295-299
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Characterization of Zinc Oxide and Pentacene Thin Film Transistors for CMOS Inverters
    Yamauchi, Hiroshi ; Watanabe, Yasuyuki ; et al.
    In: IEICE Transactions on Electronics, 2008-12-01, S. 1843-1847
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A PND (PMOS-NMOS-Depletion MOS) Type Single Poly Gate Non-Volatile Memory Cell Design with a Differential Cell Architecture in a Pure CMOS Logic Process for a System LSI
    Kikukawa, Hirohito ; Shirahama, Masanori ; et al.
    In: IEICE Transactions on Electronics, 2007-05-01, S. 1129-1137
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Standby and Active Leakage Current Control and Minimization in CMOS VLSI Circuits
    Pedram, Massoud ; Fallah, Farzan
    In: IEICE Transactions on Electronics, 2005-04-01, S. 509-519
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    An All-Digital CMOS Duty Cycle Correction Circuit with a Duty-Cycle Correction Range of 15-to-85% for Multi-Phase Applications
    Jang Jin Nam ; Hong June Park
    In: IEICE Transactions on Electronics, 2005-04-01, S. 773-777
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A 13.56 MHz CMOS RF Identification Passive Tag LSI with Ferroelectric Random Access Memory
    Teramoto, Toshiyuki ; Masui, Shoichi
    In: IEICE Transactions on Electronics, 2005-04-01, S. 601-607
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -