Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
36 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

36 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Performance improvement of timing and power variations due to random dopant fluctuation in negative‐capacitance CMOS inverters
    Si, Peng ; Zhao, Zhifeng ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-09-01), S. 908-914
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Symbiotic organisms search algorithm for optimal design of CMOS two‐stage op‐amp with nulling resistor and robust bias circuit
    Bishnu Prasad De ; Ghosh, Sumalya ; et al.
    In: IET Circuits, Devices & Systems, Jg. 13 (2019-07-12), S. 679-688
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Sizing of the CMOS 6T‐SRAM cell for NBTI ageing mitigation
    Chenouf, Amel ; Bentarzi, Hamid ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-04-30), S. 555-561
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 1.5 GHz phase-locked loop with leakage current suppression in 65 nm CMOS
    Chang, Jung-Yu ; Liu, Shen-Iuan
    In: IET Circuits, Devices & Systems, Jg. 3 (2009-12-01), S. 350-358
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Highly linear CMOS triode transconductor for VHF applications
    Jendernalik, Waldemar ; Szczepanski, Stanislaw ; et al.
    In: IET Circuits, Devices & Systems, Jg. 6 (2012), S. 9-9
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Multi-input differential current conveyor, CMOS realisation and application
    Chang, Chun-Ming ; Hou, Chun-Li ; et al.
    In: IET Circuits, Devices & Systems, Jg. 2 (2008), S. 469-469
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Accurate and computer efficient modelling of single event transients in CMOS circuits
    Wirth, G.I. ; Vieira, M.G. ; et al.
    In: IET Circuits, Devices & Systems, Jg. 1 (2007), S. 137-137
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Systematic circuit design and analysis using generalised g m / I D functions of MOS devices
    Aminzadeh, Hamed
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-04-01), S. 432-443
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Modelling for triple gate spin‐FET and design of triple gate spin‐FET‐based binary adder
    Farooq Ahmad Khanday ; Kharadi, Mubashir A. ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-03-20), S. 464-470
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Low power radiation aware transistor level design using tri‐state inverter embedded non‐clock gating technique
    Venkatachalam, Kuppusamy ; Ramaian Subramanian Kamalakannan
    In: IET Circuits, Devices & Systems, Jg. 13 (2019-10-01), S. 1063-1070
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Low leakage domino logic circuit for wide fan‐in gates using CNTFET
    Garg, Sandeep ; Tarun Kumar Gupta
    In: IET Circuits, Devices & Systems, Jg. 13 (2019-01-30), S. 163-173
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    CFE: a convenient, flexible, and efficient clocking scheme for quantum‐dot cellular automata
    Zhang, Yongqiang ; Xie, Guangjun ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020), S. 88-92
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Adjacency criticality: a simple yet effective metric for statistical timing yield optimisation of digital integrated circuits
    Seyed Milad Ebrahimipour ; Raji, Mohsen ; et al.
    In: IET Circuits, Devices & Systems, Jg. 13 (2019-10-01), S. 979-987
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Optimal designs of nulling resistor compensation and a robust bias‐based op‐amp circuit using an evolutionary approach
    Kanchan Baran Maj ; Kar, Rajib ; et al.
    In: IET Circuits, Devices & Systems, Jg. 13 (2019-07-19), S. 667-678
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Rail‐to‐rail complementary input StrongARM comparator for low‐power applications
    Al-Turki, Abdullah M. ; Al-Attar, Talal ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-09-01), S. 898-900
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Design and Analysis of Power‐Efficient Quasi‐Adiabatic Ternary Content Addressable Memory (QATCAM)
    Ganesan, Geetha ; Durai, Jothi ; et al.
    In: IET Circuits, Devices & Systems, Jg. 14 (2020-09-07), S. 923-928
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Gate diffusion input based 4‐bit Vedic multiplier design
    Garg, Ankit ; Joshi, Garima
    In: IET Circuits, Devices & Systems, Jg. 12 (2018-05-15), S. 764-770
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Fully‐balanced four‐terminal floating nullor for ultra‐low voltage analogue filter design
    Khateb, Fabian ; Kulej, Tomasz ; et al.
    In: IET Circuits, Devices & Systems, Jg. 11 (2017-03-01), S. 173-182
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Calibration method to reduce the error in logarithmic conversion with its circuit implementation
    Mohanty, Saraju P. ; Srivastava, Ashok ; et al.
    In: IET Circuits, Devices & Systems, Jg. 12 (2018-03-07), S. 301-308
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Heterogeneous energy‐sparing reconfigurable logic: spin‐based storage and CNFET‐based multiplexing
    Mohan Krishna Gopi Krishna ; DeMara, Ronald F. ; et al.
    In: IET Circuits, Devices & Systems, Jg. 11 (2017-04-24), S. 274-279
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -