Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
29 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

29 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Performance Analysis of Different 8x8 Bit CMOS Multiplier using 65nm Technology
    Singla, Vikas ; Rani, Sona ; et al.
    In: International Journal of Computer Applications, Jg. 148 (2016-08-16), S. 1-6
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Delay Analysis of Half Subtractor using CMOS and Pass Transistor Logic
    Mehra, Rajesh ; Sharma, Ishika
    In: International Journal of Computer Applications, Jg. 141 (2016-05-17), S. 18-22
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Area Efficient Layout Design of CMOS Comparator using PTL Logic
    Jyoti ; Mehra, Rajesh
    In: International Journal of Computer Applications, Jg. 122 (2015-07-18), S. 14-17
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Novel Design of SET-CMOS Half Subtractor and Full Subtractor
    FathimaThuslim, A.
    In: International Journal of Computer Applications, Jg. 114 (2015-03-18), S. 33-37
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Relative Performance Analysis of Different CMOS Full Adder Circuits
    Chowdhury, Dibyendu ; Bhaumik, Jaydeb ; et al.
    In: International Journal of Computer Applications, Jg. 114 (2015-03-18), S. 8-14
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Minimizing Power Consumption in CMOS Full Subtractor using SVL Technique
    Akashe, Shyam ; Anand Singh Narwariya
    In: International Journal of Computer Applications, Jg. 110 (2015-01-16), S. 45-49
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Power and Area Efficient FLASH ADC Design using 65nm CMOS Technology
    AbhilashKumar, M. ; Khare, Kavita ; et al.
    In: International Journal of Computer Applications, Jg. 97 (2014-07-18), S. 1-8
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design and Analysis of CMOS Thermometer Current Steering DAC to Remove Non-Linearity
    Sulochana, Vemu ; Gulati, Neha
    In: International Journal of Computer Applications, Jg. 118 (2015-05-20), S. 33-36
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    CMOS Layout Design and Performance Analysis for Synchronization Failures using 50nm Technology
    Bandewar, Sachin ; Patel, Ambresh ; et al.
    In: International Journal of Computer Applications, Jg. 117 (2015-05-20), S. 33-37
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 1. 5-V, 10-bit, 200-MS/s CMOS Pipeline Analog-to-Digital Converter
    Arunkumar P Chavan ; K. N Muralidhara ; et al.
    In: International Journal of Computer Applications, Jg. 88 (2014-02-14), S. 35-39
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design of High Performance and Power Efficient 16-bit Square Root Carry Select Adder using Hybrid PTL/CMOS Logic
    Kritarth, Kunwar ; Suri, Lakshay ; et al.
    In: International Journal of Computer Applications, Jg. 69 (2013-05-17), S. 32-35
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    High-Resolution CMOS Counter Type ADC Layout Design by using Transmission Gate Logic
    Prajapati, Lucky ; Gour, Puran ; et al.
    In: International Journal of Computer Applications, Jg. 95 (2014-06-18), S. 1-3
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A Variable Threshold Voltage CMOS Comparator for Flash Analog to Digital Converter
    Rajendra Kumar Baghel ; Ahmed, Gulrej
    In: International Journal of Computer Applications, Jg. 88 (2014-02-14), S. 40-43
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of Low Power and Area Efficient Full Adder using Modified Gate Diffusion Input
    Swetha, S.
    In: International Journal of Computer Applications, Jg. 145 (2016-07-15), S. 45-47
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Transmission Gate base Programmable Binary Incrementer Decrementer
    Singh, Jaikaran ; Khan, Zuber ; et al.
    In: International Journal of Computer Applications, Jg. 113 (2015-03-18), S. 12-15
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Design of Low Power Sense Amplifier based NAND Latch under 30nm Technology
    P. Kaviya Priya ; Gavaskar, K. ; et al.
    In: International Journal of Computer Applications, Jg. 144 (2016-06-17), S. 1-4
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Static Power Reduction in 32-bit Ripple Carry Adder using Dual Threshold Voltage Assignment
    Lalkishore, K. ; Md. Masood Ahmad ; et al.
    In: International Journal of Computer Applications, Jg. 124 (2015-08-18), S. 16-20
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Layout Design of Level Triggered Delay Register using 90 nm Technology
    Mehra, Rajesh ; Thakur, Meenakshi
    In: International Journal of Computer Applications, Jg. 122 (2015-07-18), S. 10-13
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Analysis of GDI Technique for Digital Circuit Design
    Kumre, Laxmi ; Somkuwar, Ajay ; et al.
    In: International Journal of Computer Applications, Jg. 76 (2013-08-23), S. 41-48
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Low Power-High Speed 11T Full Adder DSM Design
    Khare, Kavita ; KumarDadoria, Ajay ; et al.
    In: International Journal of Computer Applications, Jg. 93 (2014-05-16), S. 1-4
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -