Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
36 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

36 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Design and analysis of SHE-assisted STT MTJ/CMOS logic gates
    Barla, Prashanth ; Bhat, Somashekara ; et al.
    In: Journal of Computational Electronics, Jg. 20 (2021-08-19), S. 1964-1976
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    60 pW 20 μm size CMOS implementation of an actual soma membrane
    Huderek, Damian ; Szczęsny, Szymon
    In: Journal of Computational Electronics, Jg. 19 (2019-12-11), S. 242-252
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Optimal design of a 5.5-GHz low-power high-gain CMOS LNA using the flower pollination algorithm
    Ghosh, Sumalya ; Mandal, Durbadal ; et al.
    In: Journal of Computational Electronics, Jg. 18 (2019-03-14), S. 737-747
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A new static differential design style for hybrid SET–CMOS logic circuits
    Abutaleb, M. M.
    In: Journal of Computational Electronics, Jg. 14 (2015-01-08), S. 329-340
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Analysis of double-gate CMOS for double-pole four-throw RF switch design at 45-nm technology
    Yadav, K. S. ; Singh, Ghanshyam ; et al.
    In: Journal of Computational Electronics, Jg. 10 (2011-04-19), S. 229-240
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Semi-classical transport modelling of CMOS transistors with arbitrary crystal orientations and strain engineering
    Palestri, Pierpaolo ; Conzatti, F. ; et al.
    In: Journal of Computational Electronics, Jg. 8 (2009-08-29), S. 209-224
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    An area-efficient, robust, and reversible QCA-based Hamming code generator, error detector, and corrector: design and performance estimation
    Singh, Sangeeta ; Kaity, Aishwarya
    In: Journal of Computational Electronics, Jg. 20 (2021-10-16), S. 2622-2647
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design and simulation of reliable and fast nanomagnetic conservative quantum-dot cellular automata (NCQCA) gate
    Ali Akbar Dadjouyan ; Sayedsalehi, Samira ; et al.
    In: Journal of Computational Electronics, Jg. 20 (2021-08-19), S. 1992-2000
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Capacitance–resistance modeling of an inverter based on a nanoscale side-contacted field-effect diode with an overshoot suppression approach
    Maziar Ahmadi Zeidabadi ; Manavizadeh, Negin ; et al.
    In: Journal of Computational Electronics, Jg. 20 (2021-07-17), S. 1666-1675
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    SCDNDTDL: a technique for designing low-power domino circuits in FinFET technology
    Garg, Sandeep ; Tarun Kumar Gupta
    In: Journal of Computational Electronics, Jg. 19 (2020-04-23), S. 1249-1267
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Innovative multi-threshold gate-overlap tunnel FET (GOTFET) devices for superior ultra-low power digital, ternary and analog circuits at 45-nm technology node
    Surya Shankar Dan ; Hariprasad, Simhadri ; et al.
    In: Journal of Computational Electronics, Jg. 19 (2020-01-07), S. 291-303
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    The design and simulation of a MOSFET-based MEMS pressure sensor using an integrated simulation approach
    Gupta, Pallavi ; Wolde, Workneh
    In: Journal of Computational Electronics, Jg. 20 (2021-03-20), S. 1387-1399
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design and implementation of reversible logic gates using silicene-based p–n junction logic devices
    Deep Kamal Kaur Randhawa ; Inderdeep Singh Bhatia
    In: Journal of Computational Electronics, Jg. 20 (2021-01-02), S. 735-744
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A novel 3D three/five-input majority-based full adder in nanomagnetic logic
    Reza Faghih Mirzaee ; Farzaneh, Farnoosh ; et al.
    In: Journal of Computational Electronics, Jg. 18 (2019-01-25), S. 364-373
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    An efficient design of edge-triggered synchronous memory element using quantum dot cellular automata with optimized energy dissipation
    Patidar, Mukesh ; Gupta, Namit
    In: Journal of Computational Electronics, Jg. 19 (2020-02-10), S. 529-542
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Design and evaluation of clocked nanomagnetic logic conservative Fredkin gate
    Sayedsalehi, Samira ; Somayyeh Jafarali Jassbi ; et al.
    In: Journal of Computational Electronics, Jg. 19 (2019-11-26), S. 396-406
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Novel circuit design of serial–parallel multiplier in quantum-dot cellular automata technology
    Iman Edrisi Arani ; Rezai, Abdalhossein
    In: Journal of Computational Electronics, Jg. 17 (2018-07-25), S. 1771-1779
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Reliability-aware design for programmable QCA logic with scalable clocking circuit
    Goswami, Mrinal ; Sen, Bibhash ; et al.
    In: Journal of Computational Electronics, Jg. 16 (2017-03-10), S. 473-485
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Analytical model of hot carrier degradation in uniaxial strained triple-gate FinFET for circuit simulation
    Bindu, B. ; Sriram, S. R.
    In: Journal of Computational Electronics, Jg. 17 (2017-10-04), S. 163-171
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Towards the design of hybrid QCA tiles targeting high fault tolerance
    Rajdeep Kumar Nath ; Amar Prakash Sinha ; et al.
    In: Journal of Computational Electronics, Jg. 15 (2015-11-03), S. 429-445
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -