Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
16 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

16 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Variation-Aware Taylor Expansion Diagram-Based Approach for Nano-CMOS Register-Transfer Level Leakage Optimization : 24th IEEE International Conference on VLSI Design Chennai, India, 2-7 January 2011
    BANERJEE, Shibaji ; MATHEW, Jimson ; et al.
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 4, S. 471-481
    academicJournal
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Accurate Polynomial Metamodeling-Based Ultra-Fast Bee Colony Optimization of a Nano-CMOS Phase-Locked Loop
    GARITSELOV, Oleg ; MOHANTY, Saraju P ; et al.
    In: Power, Parasitics, and Process-Variation (P3) Awareness in Mixed-Signal Design, Jg. 8 (2012), Heft 3, S. 317-328
    academicJournal
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Adaptive Thermal Monitoring of Deep-Submicron CMOS VLSI Circuits
    ZJAJO, Amir ; VAN DER MEIJS, Nick ; et al.
    In: Journal of low power electronics (Print), Jg. 9 (2013), Heft 4, S. 403-413
    academicJournal
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Thermal-Aware Design Techniques for Nanometer CMOS Circuits
    CALIMERA, A ; DURAISAMI, K ; et al.
    In: Journal of low power electronics (Print), Jg. 4 (2008), Heft 3, S. 374-384
    academicJournal
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Leakage Analysis Considering the Effect of Inter-Cell Wire Resistance for Nanoscaled CMOS Circuits : PATMOS 2009 Workshop
    BUTZEN, Paulo F ; BEM, Vinícius Dal ; et al.
    In: Journal of low power electronics (Print), Jg. 6 (2010), Heft 1, S. 192-200
    academicJournal
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Enhanced Statistical Blockade Approaches for Fast Robustness Estimation and Compensation of Nano-CMOS Circuits
    LUO, SUN ; MATHEW, Jimson ; et al.
    In: Power, Parasitics, and Process-Variation (P3) Awareness in Mixed-Signal Design, Jg. 8 (2012), Heft 3, S. 270-282
    academicJournal
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Smart Control of Internal Supply Voltage Spikes in a Low Voltage DC-DC Buck Converter
    DA ROCHA, Jose F ; DOS SANTOS, Marcelino B ; et al.
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 3, S. 426-443
    academicJournal
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Pushing Adaptive Voltage Scaling Fully on Chip : Selected Articles from the VARI 2011 Workshop
    DE VOS, Julien ; FLANDRE, Denis ; et al.
    In: Journal of low power electronics (Print), Jg. 8 (2012), Heft 1, S. 95-105
    academicJournal
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Probability-Based Optimal Sizing of Power-Gating Transistors in Full Adders for Reduced Leakage and High Performance
    NAIR, P. S ; ERATNE, S ; et al.
    In: Journal of low power electronics (Print), Jg. 8 (2012), Heft 4, S. 464-471
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Low Power Digital Alternative to Analog Control of Step-Down Converter
    BO, LI ; LIN-SHI, Xuefang ; et al.
    In: Journal of low power electronics (Print), Jg. 8 (2012), Heft 5, S. 654-666
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Polynomial Based Approach to Wakeup Time and Energy Estimation in Power-Gated Logic Clusters : 24th IEEE International Conference on VLSI Design Chennai, India, 2-7 January 2011
    TOVINAKERE, Vivek D ; SENTIEYS, Olivier ; et al.
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 4, S. 482-489
    academicJournal
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Hybrid Subthreshold and Nearthreshold Design Methodology for Energy Minimization
    KEVIN HICKS, J ; KUDITHIPUDI, D
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 2, S. 172-184
    academicJournal
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Test Power Reduction Using Integrated Scan Cell and Test Vector Reordering Techniques on Linear Scan and Double Tree Scan Architectures
    KURIAN, George ; RAO, Narayana ; et al.
    In: Journal of low power electronics (Print), Jg. 5 (2009), Heft 1, S. 58-68
    academicJournal
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Noise Minimization for Low Power Bandgap Reference and Low Dropout Regulator Cores
    MONTEIRO, Angelo ; SANTOS, Marcelino ; et al.
    In: Journal of low power electronics (Print), Jg. 5 (2009), Heft 2, S. 206-222
    academicJournal
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Exploiting Temporal Discharge Current Information to Improve the Efficiency of Clustered Power-Gating : PATMOS 2008 Workshop
    SATHANUR, A ; BENINI, L ; et al.
    In: Journal of low power electronics (Print), Jg. 5 (2009), Heft 1, S. 113-121
    academicJournal
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Multi-Threshold Asynchronous Circuit Design for Ultra-Low Power
    BAILEY, Andrew ; AL ZAHRANI, Ahmad ; et al.
    In: Journal of low power electronics (Print), Jg. 4 (2008), Heft 3, S. 337-348
    academicJournal
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -