Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
27 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

27 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Statistical Modelling of MOS Transistor Mismatch for High-voltage CMOS Processes
    Posch, W. ; Enichlmair, H. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 21 (2005), Heft 5, S. 477-490
    Online serialPeriodical
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Design Based Failure Analysis and Yield Improvement in CMOS-Circuits : European Symposium on Reliability of Electron Devices, Failure Physics and Analysis 1995 (ESREF '95)
    Griep, S. ; Keitel-Schulz, D. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 12 (1996), Heft 4, S. 221-228
    Online serialPeriodical
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Localization and characterization of latch-up sensitive areas using a laser beam: influence on design rules of ICs in CMOS technology
    FOUILLAT, P ; DANTO, Y ; et al.
    In: Quality and reliability engineering international, Jg. 9 (1993), Heft 6, S. 477-482
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Use of a CMOS static memory array as a technology test vehicle
    SCHMITT-LANDSIEDEL, D ; WINNERL, J ; et al.
    In: Quality and reliability of electronic devices, Jg. 8 (1992), Heft 3, S. 219-223
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Transiently triggered latch-up in CMOS twin-tub and epitaxial technologies
    PAVAN, P ; CAPRARA, P ; et al.
    In: Quality and reliability of electronic devices, Jg. 8 (1992), Heft 3, S. 273-278
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Supply current monitoring in CMOS circuits for reliability prediction and test
    RICHARDSON, A. M ; DOREY, A. P
    In: Quality and reliability engineering international, Jg. 8 (1992), Heft 6, S. 543-548
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Statistical Modelling of MOS Transistor Mismatch for High-voltage CMOS Processes
    Rappitsch, Gerhard ; Enichlmair, Hubert ; et al.
    In: Quality and Reliability Engineering International, Jg. 21 (2005), S. 477-489
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  9. Detailansicht für Treffer 9 öffnen
    A method for the calculation of the softerror rate of sub-μm dynamic logic cmos circuits
    Klar, H. ; Juhnke, T. ; et al.
    In: Quality and Reliability Engineering International, Jg. 11 (1995), S. 263-268
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Evaluation of the hot-carrier-induced offset voltage of differential pairs in analogue CMOS circuits
    Weber, Werner ; Thewes, Roland ; et al.
    In: Quality and Reliability Engineering International, Jg. 11 (1995), S. 273-277
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design Based Failure Analysis and Yield Improvement in CMOS-Circuits : Reliability of electron devices, failure physics and analysis
    Griep, S. ; Keitel-Schulz, D. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 12, Heft 4, S. 221-228
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Testability Enhancement of a Basic Set of CMOS Cells : Reliability of electron devices, failure physics and analysis
    Rullan, M. ; Oliver, J. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 10, Heft 4, S. 279-288
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    DESIGN BASED FAILURE ANALYSIS AND YIELD IMPROVEMENT IN CMOS-CIRCUITS
    Keitel-Schulz, Doris ; Schmitt-Landsiedel, D. ; et al.
    In: Quality and Reliability Engineering International, Jg. 12 (1996-07-01), S. 221-227
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Localization and characterization of latch-up sensitive areas using a laser beam: Influence on design rules of ICs in CMOS technology
    Danto, Yves ; Fouillat, Pascal ; et al.
    In: Quality and Reliability Engineering International, Jg. 9 (1993-11-01), S. 477-482
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A two-step methodology for CMOS VLSI reliability improvement: step one
    DAVIES, M. S ; MILES, R. E ; et al.
    In: Quality and reliability engineering international, Jg. 4 (1988), Heft 4, S. 317-329
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Reliability characterization of a 3-μm CMOS/SOS process
    DUGAN, M. P
    In: Quality and reliability engineering international, Jg. 3 (1987), Heft 2, S. 99-105
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A two-step methodology for CMOS VLSI reliability improvement: Step one
    Postoyalko, V. ; Davies, M. S. ; et al.
    In: Quality and Reliability Engineering International, Jg. 4 (1988-10-01), S. 317-329
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Reliability characterization of a 3-mum cmos/sos process
    M. Patrick Dugan
    In: Quality and Reliability Engineering International, Jg. 3 (1987-04-01), S. 99-105
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Evaluation of the Hot-carrier-induced Offset Voltage of Differential Pairs in Analogue CMOS Circuits : Reliability of Electron Devices, Failure Physics and Analysis (ESREF '94)
    Thewes, R. ; Kivi, M. J. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 11 (1995), Heft 4, S. 273-273
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Method for the Calculation of the Soft-error Rate of Sub-m̆ Dynamic Logic CMOS Circuits : Reliability of Electron Devices, Failure Physics and Analysis (ESREF '94)
    Juhnke, T. ; Bringmann, M. P. ; et al.
    In: QUALITY AND RELIABILITY ENGINEERING INTERNATIONAL, Jg. 11 (1995), Heft 4, S. 263-263
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -