Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
180 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Sprache

180 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A macro model of RF Schottky diode in 22-nm CMOS and its application
    Jiang, Yanfeng ; Yu, Pingping ; et al.
    In: Solid-State Electronics, Jg. 154 (2019-04-01), S. 7-11
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Monolithic integration of GMR sensors for standard CMOS-IC current sensing
    A. De Marcellis ; Freitas, Paulo P. ; et al.
    In: Solid-State Electronics, Jg. 135 (2017-09-01), S. 100-104
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design of embedded SCR device to improve ESD robustness of stacked-device output driver in low-voltage CMOS technology
    Yan Lian Chiu ; Lin, Chun-Yu
    In: Solid-State Electronics, Jg. 124 (2016-10-01), S. 28-34
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Investigation of electrical characteristics of flexible CMOS devices fabricated with thickness-controlled spalling process
    Noh, Yeho ; Jung, Jaedong ; et al.
    In: Solid-State Electronics, Jg. 173 (2020-11-01), S. 107901-107901
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Novel logic device for CMOS standard I/O cell with tolerance to total ionizing dose effects
    Cho, Seong-Ik ; Lee, Minwoong ; et al.
    In: Solid-State Electronics, Jg. 162 (2019-12-01), S. 107630-107630
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    CMOS compatible on-chip decoupling capacitor based on vertically aligned carbon nanofibers
    Desmaris, Vincent ; Amin M Saleem ; et al.
    In: Solid-State Electronics, Jg. 107 (2015-05-01), S. 15-19
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Fabrication of pseudo-spin-MOSFETs using a multi-project wafer CMOS chip
    Inomata, K. ; Tanaka, Masaaki ; et al.
    In: Solid-State Electronics, Jg. 102 (2014-12-01), S. 52-58
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A defect-based compact modeling approach for the reliability of CMOS devices and integrated circuits
    Ivan Sanchez Esqueda ; Barnaby, Hugh J.
    In: Solid-State Electronics, Jg. 91 (2014), S. 81-86
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An equivalent doping profile for CMOS substrate characterization
    Quaresma, H.J. ; A. Cruz Serra ; et al.
    In: Solid-State Electronics, Jg. 79 (2013), S. 185-191
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    IGBT Scaling Principle Toward CMOS Compatible Wafer Processes
    Omura, Ichiro ; Tanaka, Masahiro
    In: Solid-State Electronics, Jg. 80 (2012-12-20), S. 118-123
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    An approach based on neural computation to simulate the nanoscale CMOS circuits: Application to the simulation of CMOS inverter
    Djeffal, Fayçal ; Hafiane, M.L. ; et al.
    In: Solid-State Electronics, Jg. 51 (2007), S. 48-56
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Visible and NIR integrated Phototransistors in CMOS technology
    Gaberl, Wolfgang ; Zimmermann, Horst ; et al.
    In: Solid-State Electronics, 2011-11-01, S. 211-218
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Quasi-planar bulk CMOS technology for improved SRAM scalability
    Kai Ling Chiu ; Liu, Tiehui ; et al.
    In: Solid-State Electronics, 2011-11-01, S. 184-190
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Virtually dopant-free CMOS: Midgap Schottky-barrier nanowire field-effect-transistors for high temperature applications
    Krauss, Tillmann ; Wessely, Frank ; et al.
    In: Solid-State Electronics, Jg. 74 (2012-08-01), S. 91-96
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Benchmarking SOI and bulk FinFET alternatives for PLANAR CMOS scaling succession
    Hoffmann, Thomas ; Witters, Liesbeth ; et al.
    In: Solid-State Electronics, Jg. 54 (2010-09-01), S. 855-860
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Operational upsets and critical new bit errors in CMOS digital inverters due to high power pulsed electromagnetic interference
    Iliadis, Agis A. ; Kim, Kyechong
    In: Solid-State Electronics, Jg. 54 (2010), S. 18-21
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Physical insights on nanoscale multi-gate CMOS design
    Fossum, Jerry G.
    In: Solid-State Electronics, Jg. 51 (2007-02-01), S. 188-194
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Anodic Ta2O5 for CMOS compatible low voltage electrowetting-on-dielectric device fabrication
    Parkes, William ; Hutcheon, N. G. ; et al.
    In: Solid-State Electronics, Jg. 52 (2008-09-01), S. 1382-1387
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Si-nanowire CMOS inverter logic fabricated using gate-all-around (GAA) devices and top-down approach
    Buddharaju, K.D. ; Teo, Selin H. G. ; et al.
    In: Solid-State Electronics, Jg. 52 (2008-09-01), S. 1312-1317
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Design and simulation of integrated inductors on porous silicon in CMOS-compatible processes
    Nassiopoulou, A.G. ; Contopanagos, Harry
    In: Solid-State Electronics, Jg. 50 (2006-07-01), S. 1283-1290
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -