Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
485 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

485 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    9:45 9B-4 Reliability of HfSiON as Gate Dielectric for Advanced CMOS Technology : 2005 symposium on VLSI technology: digest of technical papers
    Wang, H. C. H. ; Tsai, C. W. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 170-173
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    17:05 12A-5 Comprehensive Study on Layout Dependence of Soft Errors in CMOS Latch Circuits and Its Scaling Trend for 65 nm Technology Node and Beyond : 2005 symposium on VLSI technology: digest of technical papers
    Fukui, H. ; Hamaguchi, M. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 222-225
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    11:45 10A-4 Performance Boost of Scaled Si PMOS through Novel SiGe Stressor for HP CMOS : 2005 symposium on VLSI technology: digest of technical papers
    Chanemougame, D. ; Monfray, S. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 180-183
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    17:05 8A-5 Performance of Super-Critical Strained-Si Directly On Insulator (SC-SSOI) CMOS Based on High-Performance PD-SOI Technology : 2005 symposium on VLSI technology: digest of technical papers
    Thean, A. V. Y. ; White, T. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 134-137
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    17:05 4A-5 Integration of Dual Metal Gate CMOS with TaSiN (NMOS) and Ru (PMOS) Gate Electrodes on HfO~2 Gate Dielectric : 2005 symposium on VLSI technology: digest of technical papers
    Zhang, Z. B. ; Song, S. C. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 50-53
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    14:45 3B-4 Scaled 1T-Bulk Devices Built With CMOS 90nm Technology for Low-Cost eDRAM Applications : 2005 symposium on VLSI technology: digest of technical papers
    Ranica, R. ; Villaret, A. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 38-41
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    14:45 3A-4 Investigation of CMOS Devices with Embedded SiGe Source/Drain on Hybrid Orientation Substrates : 2005 symposium on VLSI technology: digest of technical papers
    Ouyang, Q. ; Yang, M. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2005, S. 28-31
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    An Ultra-Thin Silicon Nitride Gate Dielectric with Oxygen-Enriched Interface (OI-SiN) for CMOS with EOT of 0.9 nm and Beyond : VLSI technology
    Tsujikawa, S. ; Mine, T. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 202-205
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 1.4dB Insertion-Loss, 5GHz Transmit/Receive Switch Utilizing Novel Depletion-Layer-Extended Transistors (DETs) in 0.18mum CMOS Process : VLSI technology
    Ohnakado, T. ; Furukawa, A. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 162-165
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Novel Polycrystalline Gate Engineering for High Performance Sub-100 nm CMOS Devices : VLSI technology
    Uejima, K. ; Yamamoto, T. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 123-131
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Integration of High Performance Dual Workfunction Logic CMOS Transistors with a Dense 8F^2 Vertical DRAM Cell : VLSI technology
    Rengarajan, R. ; Malik, R. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 58-61
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Extended 0.13mum CMOS Technology for the Ultra High-Speed and MS/RF Application Segments : VLSI technology
    Chang, C. S. ; Chao, C. P. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 68-71
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Low Standby Power CMOS with HfO~2 Gate Oxide for 100-nm Generation : VLSI technology
    Pidin, S. ; Morisaki, Y. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2002, S. 28-31
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Advanced SOI-MOSFETs with Strained-Si Channel for High Speed CMOS - Electron/Hole Mobility Enhancement : VLSI technology
    Mizuno, T. ; Sugiyama, N. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 210-213
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    High-Performance 80-nm Gate Length SOI-CMOS Technology with Copper and Very-Low-k Interconnects : VLSI technology
    Sukegawa, K. ; Yamaji, M. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 186-189
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Partially Depleted 1.8V SOI CMOS SRAM Technology Featuring a 3.77mum2 Cell : VLSI technology
    Cox, K. ; Scott, J. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 170-173
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A 180nm Copper/Low-k CMOS Technology with Dual Gate Oxide Optimized for Low Power and Low Cost Consumer Wireless Applications : VLSI technology
    Yeap, G. C. F. ; Nkansah, F. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 150-153
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Low-Leakage and Highly-Reliable 1.5 nm SiON Gate-Dielectric Using Radical Oxynitridation for Sub-0.1 mum CMOS : VLSI technology
    Togo, M. ; Watanabe, K. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 116-119
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Characteristics of AL2O3 Gate Dielectric Prepared by Atomic Layer Deposition for Giga Scale CMOS DRAM Devices : VLSI technology
    Park, D. G. ; Cho, H. J. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 46-49
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Deep Sub-100nm CMOS with Ultra Low Gate Sheet Resistance by NiSi : VLSI technology
    Xiang, Q. ; Woo, C. ; et al.
    In: SYMPOSIUM ON VLSI TECHNOLOGY, 2000, S. 76-79
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -