Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
82 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Sprache

82 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 0.6-V to 1-V Audio ΔΣ Modulator in 65 nm CMOS with 90.2 dB SNDR at 0.6-V
    Liu, Liyuan ; Li, Dongmei ; et al.
    In: VLSI Design, Jg. 2013 (2013-05-08), S. 1-9
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Dynamic CMOS Load Balancing and Path Oriented in Time Optimization Algorithms to Minimize Delay Uncertainties from Process Variations
    Chien-In Henry Chen ; Yelamarthi, Kumar
    In: VLSI Design, Jg. 2010 (2010-03-07), S. 1-13
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Low-Power Fully Integrated CMOS DTV Tuner Front-End for ATSC Terrestrial Broadcasting
    Xiao, Jianhong ; Li, Tianwei ; et al.
    In: VLSI Design, Jg. 2007 (2007-03-13), S. 1-13
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Impact of Scaling on CMOS Chip Failure Rate, and Design Rules for Hot Carrier Reliability
    Haggag, A. ; Hess, Karl ; et al.
    In: VLSI Design, Jg. 13 (2001), Heft 1, S. 111-115
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    CMOS Delay and Power Model Equations for Simultaneous Transistor and Interconnect Wire Analysis and Optimization
    Lee, Sangho ; Greeneich, Edwin W.
    In: VLSI Design, Jg. 15 (2002), S. 619-628
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Signal Coding and CMOS Gates for Combinational Functional Blocks of Very Deep Submicron Self-checking Circuits
    Ricco, Bruno ; Favalli, Michele ; et al.
    In: VLSI Design, Jg. 11 (2000), Heft 1, S. 23-34
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Delay Time Estimation Model for Large Digital CMOS Circuits
    Kim, Dong-Wook ; Choi, Tae-Yong
    In: VLSI Design, Jg. 11 (2000), S. 161-173
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Fast ALU Design in CMOS for Low Voltage Operation
    Ashok Kumar Srivastava ; Govindarajan, D.
    In: VLSI Design, Jg. 14 (2002), Heft 4, S. 315-327
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Current Testing of CMOS Combinational Circuits with Single Floating Gate Defects
    Champac, Victor ; Figueras, Joan
    In: VLSI Design, Jg. 5 (1997), Heft 3, S. 273-284
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Simulation of 0.35 μm/0.25 μm CMOS Technology Doping Profiles
    J. Van Houdt ; Lorenzini, M. ; et al.
    In: VLSI Design, Jg. 13 (2001), Heft 1, S. 459-463
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Accurate Power Estimation for Sequential CMOS Circuits Using Graph-based Methods
    Leeser, Miriam ; Ohm, Valerie
    In: VLSI Design, Jg. 12 (2001), S. 187-203
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Novel Single and Double Output TSC CMOS Checkers for m-out-of-n Codes
    Sidiropoulos, G. ; Kavousianos, Xrysovalantis ; et al.
    In: VLSI Design, Jg. 11 (2000), S. 35-45
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    On Self-Checking Design of CMOS Circuits for Multiple Faults
    Busaba, Fadi ; Lala, P.K. ; et al.
    In: VLSI Design, Jg. 7 (1998), Heft 2, S. 151-161
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design
    Wairya, Subodh ; Rajendra Kumar Nagaria ; et al.
    In: VLSI Design, Jg. 2012 (2012)
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Architectures and Arithmetic for Low Static Power Consumption in Nanoscale CMOS
    Nilsson, Peter M.
    In: VLSI Design, 2009
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    IDDQ Detectable Bridges in Combinational CMOS Circuits
    Isern, E. ; Figueras, J.
    In: VLSI Design, Jg. 5 (1997), S. 241-252
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Design of CMOS PSCD Circuits and Checkers for Stuck-At and Stuck-On Faults
    Wu, Cheng-Wen ; Shieh, Yeong-Ruey
    In: VLSI Design, 1998
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    IDDQ Testing Experiments for Various CMOS Logic Design Structures
    Makki, R. ; Toole, R. ; et al.
    In: VLSI Design, 1997
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    An Efficient Automatic Test Pattern Generator for Stuck-Open Faults in CMOS Combinational Circuits
    Lee, Hyung K. ; Dong Sam Ha
    In: VLSI Design, 1994
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Modeling and Design of a Nano Scale CMOS Inverter for Symmetric Switching Characteristics
    Pandit, Soumya ; Mukhopadhyay, Joyjit
    In: VLSI Design, Jg. 2012 (2012-04-22), S. 1-13
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -