Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
159 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

159 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 28.9–38.8 μW dual-mode 10-bit column parallel single-slope ADC with minimum voltage feedback for CMOS image sensors.
    Yuan, Shengping ; Li, Zhoudeng ; et al.
    In: Microelectronics Journal, Jg. 145 (2024-03-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A highly-linear, sub-mW LNA at 2.4 GHz in 40 nm CMOS process.
    Erol As, Didem ; Yelten, Mustafa Berke
    In: Integration: The VLSI Journal, Jg. 88 (2023), S. 278-285
    academicJournal
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A symmetrical fully-integrated CMOS doherty power amplifier.
    Ebazadeh, Samira ; Meghdadi, Masoud ; et al.
    In: Microelectronics Journal, Jg. 148 (2024-06-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Monolithic inverter using GaN-based CMOS-HEMTs with depletion-mode and enhancement-mode of ferroelectric charge trap gate stacked oxide layers.
    Hsieh, Hsin-Jui ; Lee, Hsin-Ying ; et al.
    In: Materials Science in Semiconductor Processing, Jg. 169 (2024), S. N.PAG
    academicJournal
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Design and analysis of a high-speed low-power comparator with regeneration enhancement and through current suppression techniques from 4 K to 300 K in 65-nm Cryo-CMOS.
    Pai, Chia-Wei ; Uchida, Ken ; et al.
    In: Microelectronics Journal, Jg. 144 (2024-02-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A precision programmable multilevel voltage output and low-temperature-variation CMOS bandgap reference with area-efficient transistor-array layout.
    Liu, Bo ; Wang, Pengfei ; et al.
    In: Integration: The VLSI Journal, Jg. 87 (2022-11-01), S. 74-81
    academicJournal
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    An 11.36-Bit 405 μW SAR-VCO ADC with single-path differential VCO-based quantizer in 65 nm CMOS.
    Dong, Siwan ; Yuan, Menghan ; et al.
    In: Microelectronics Journal, Jg. 147 (2024-05-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design of CMOS fully differential multipath two-stage OTA with boosted slew rate and power efficiency.
    Hashemi, Zahra ; Yargholi, Mostafa
    In: Integration: The VLSI Journal, Jg. 97 (2024-07-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Design of high performance energy efficient CMOS voltage level shifter for mixed signal circuits applications.
    Kumar, Chaudhry Indra ; Chaudhary, Abhishek ; et al.
    In: Integration: The VLSI Journal, Jg. 95 (2024-03-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 22 nm CMOS 2.4 GHz 40.91 dB voltage gain RX front-end design.
    Zhang, Bodong ; Luo, Xiao ; et al.
    In: Microelectronics Journal, Jg. 147 (2024-05-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A compact modular CMOS WLED driver for multi-display applications.
    Abuishmais, Ibrahim ; Ahmad, Hani H. ; et al.
    In: AEU: International Journal of Electronics & Communications, Jg. 173 (2024), S. N.PAG
    Online academicJournal
    Zugriff:
    View record from ScienceDirect (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 4.2–13.2 V, on-chip, regulated, DC–DC converter in a standard 1.8V/3.3V CMOS process.
    Palomeque-Mangut, David ; Rodríguez-Vázquez, Ángel ; et al.
    In: AEU: International Journal of Electronics & Communications, Jg. 161 (2023-03-01), S. N.PAG
    Online academicJournal
    Zugriff:
    View record from ScienceDirect (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A dynamic power-efficient 4 GS/s CMOS comparator.
    Dehkordi, Mehrdad Amirkhan ; Dousti, Massoud ; et al.
    In: AEU: International Journal of Electronics & Communications, Jg. 170 (2023-10-01), S. N.PAG
    Online academicJournal
    Zugriff:
    View record from ScienceDirect (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Pinning voltage model of vertical pinned photodiode for Dual-Pixel image sensor.
    Ahn, Hyeon Soo ; Kim, Donguk ; et al.
    In: Solid-State Electronics, Jg. 216 (2024-06-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A high-voltage floating level shifter for a multi-stage charge-pump in a standard 1.8 V/3.3 V CMOS process.
    Palomeque-Mangut, David ; Rodríguez-Vázquez, Ángel ; et al.
    In: AEU: International Journal of Electronics & Communications, Jg. 156 (2022-11-01), S. N.PAG
    Online academicJournal
    Zugriff:
    View record from ScienceDirect (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    An output-capacitor-less flipped voltage follower based low dropout regulator with improved buffer impedance attenuation in 45 nm CMOS technology.
    Panigrahi, Antaryami ; Mathew, Agile
    In: AEU: International Journal of Electronics & Communications, Jg. 155 (2022-10-01), S. N.PAG
    Online academicJournal
    Zugriff:
    View record from ScienceDirect (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Architecture optimization of SPAD integrated in 28 nm FD-SOI CMOS technology to reduce the DCR.
    Issartel, D. ; Gao, S. ; et al.
    In: Solid-State Electronics, Jg. 191 (2022-05-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    CMOS inverter performance degradation and its correlation with BTI, HCI and OFF state MOSFETs aging.
    Crespo-Yepes, A. ; Nasarre, C. ; et al.
    In: Solid-State Electronics, Jg. 191 (2022-05-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Modeling of the degradation of CMOS inverters under pulsed stress conditions from 'on-the-fly' measurements.
    Crespo-Yepes, A. ; Ramos, R. ; et al.
    In: Solid-State Electronics, Jg. 184 (2021-10-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Optimization and miniaturization of SE-ECL for potential-resolved, multi-color, multi-analyte detection.
    Abbasi, Reza ; Wachsmann-Hogiu, Sebastian
    In: Biosensors & Bioelectronics, Jg. 257 (2024-08-01), S. N.PAG
    academicJournal
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -