Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
16 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

16 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Latchup Test Structure Optimization in Advanced CMOS Technologies
    Reiman, C. ; Jack, N.
    In: 2020 42nd Annual EOS/ESD Symposium (EOS/ESD), 2020-09-13, S. 1-8
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Slow Turn-Off Optimization of CMOS ESD NAND Clamp to Eliminate Fly-Back Damage During Unlatch
    Acharya, Divya ; Peachey, Nathaniel ; et al.
    In: 2020 42nd Annual EOS/ESD Symposium (EOS/ESD), 2020-09-13, S. 1-5
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A novel, SCR-based, distributed power supply ESD network for advanced CMOS technologies
    Boselli, Gianluca ; Ali, Muhammad Yusuf
    In: 2017 39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2017-09-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    TLP IV characterization of a 40 nm CMOS IO protection concept in the powered state
    Orr, Benjamin ; Domanski, Krzysztof ; et al.
    In: 2016 38th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2016-09-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Spice modelling flow for ESD simulation of CMOS ICs
    Langguth, Gernot ; Ille, Adrien
    In: 2016 38th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2016-09-01, S. 1-10
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    CDM protection design using internal power node for cross power domain in 16nm CMOS technology
    Narita, Koki ; Okushima, Mototsugu
    In: 2016 38th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2016-09-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Active clamps with hybrid BJT-CMOS operation mode
    Vashchenko, Vladislav ; Aliaj, Blerina ; et al.
    In: 2015 37th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2015-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design and optimization of ESD lateral NPN device in 14nm FinFET SOI CMOS technology
    Li, You ; Mishra, Rahul ; et al.
    In: 2015 37th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2015-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    ESD failure caused by parasitic SCR in an overvoltage tolerant I/O
    Alvarez, D. ; Wendel, M. ; et al.
    In: 2015 37th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2015-09-01, S. 1-9
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Balancing the Trade-off Between Performance and Mis-trigger Immunity in Active Feedback-based High-voltage Tolerant Power Clamps
    Ayling, Alex ; Salcedo, Javier ; et al.
    In: 2020 42nd Annual EOS/ESD Symposium (EOS/ESD), 2020-09-13, S. 1-10
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    ESD Protection Diodes in Sub-5nm Gate-All-Around Nanosheet Technologies
    Chen, Shih-Hung ; Veloso, Anabela ; et al.
    In: 2020 42nd Annual EOS/ESD Symposium (EOS/ESD), 2020-09-13, S. 1-8
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Influence of self-heating on ESD current distribution in metal lines
    Alvarez, David ; Trivedi, Nitesh J ; et al.
    In: 2017 39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2017-09-01, S. 1-9
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Wafer level test methodology for HV latch-up spacing rules development in BCD process technologies
    Marreiro, David ; Vashchenko, Vladislav
    In: 2017 39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2017-09-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    vfTLP characteristics of ESD diodes in bulk si gate-all-around vertically stacked horizontal nanowire technology
    Chen, Shih-Hung ; Hellings, Geert ; et al.
    In: 2017 39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2017-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Analysis and solution to the ESD failure caused by plasma protection diodes for MIM capacitors
    Liu, Jian ; Peachey, Nate
    In: 2017 39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2017-09-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Self-ESD-protected transmission line broadband in CMOS28nm UTBB-FDSOI
    Bourgeat, Johan ; Lim, Tekfouy ; et al.
    In: 2015 37th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD), 2015-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -