Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
20 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

20 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 12.5-Gb/s parallel phase detection clock and data recovery circuit in 0.13-μm CMOS
    OHTOMO, Yusuke ; NISHIMURA, Kazuyoshi ; et al.
    In: IEEE journal of solid-state circuits, Jg. 41 (2006), Heft 9, S. 2052-2057
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Skewed CMOS: Noise-tolerant high-performance low-power static circuit family
    SOLOMATNIKOV, Alexandre ; SOMASEKHAR, Dinesh ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 10 (2002), Heft 4, S. 469-476
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 40-nm Cryo-CMOS Quantum Controller IC for Superconducting Qubit
    SONG, HO JIN ; Kang, Kiseo ; et al.
    2022
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Low Noise Fault Tolerant Radiation Hardened 2.56 Gbps Clock-Data Recovery Circuit With High Speed Feed Forward Correction in 65 nm CMOS
    Prinzie, Jeffrey ; Francisco, R. ; et al.
    2020
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A Robust High Speed Serial PHY Architecture With Feed-Forward Correction Clock and Data Recovery
    REDMAN-WHITE, William ; BUGBEE, Martin ; et al.
    In: Special Issue on the 34TH EUROPEAN SOLID-STATE CIRCUITS CONFERENCE (ESSCIRC), Jg. 44 (2009), Heft 7, S. 1914-1926
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Dynamically De-Skewable Clock Distribution Methodology
    KAPOOR, Arjun ; JAYAKUMAR, Nikhil ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 16 (2008), Heft 9, S. 1220-1229
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Design of a 9-bit 4MS/s wilkinson ADC for SiPM-based imaging detectors
    Fernández, Gerard ; Gascón, David ; et al.
    2017
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 1.2-V 0.25-μm clock output pixel architecture with wide dynamic range and self-offset cancellation
    Lai,Cheng-Hsiao ; King,Ya-Chin ; et al.
    2006
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A high-throughput low-cost AES cipher chip
    Lin, Tsung-Fu ; Su, Chih-Pin ; et al.
    2002
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Clock distribution models of 3-D integrated systems
    Savidis, Ioannis ; Pavlidis, Vasilis ; et al.
    In: Savidis , I , Pavlidis , V & Friedman , E G 2011 , Clock distribution models of 3-D integrated systems . in Proceedings - IEEE International Symposium on Circuits and Systems|Proc IEEE Int Symp Circuits Syst . Institute of Electrical and Electronics Engineers , pp. 2225-2228, 2011
    Zeitungsartikel
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Clock distribution architectures for 3-D SOI integrated circuits
    Pavlidis, Vasilis F. ; Savidis, Ioannis ; et al.
    In: Pavlidis , V F , Savidis , I & Friedman , E G 2008 , Clock distribution architectures for 3-D SOI integrated circuits . in Proceedings - IEEE International SOI Conference|Proc. IEEE Int. SOI Conf. . Institute of Electrical and Electronics Engineers , pp. 111-112, 2008
    Zeitungsartikel
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 1.2-V 0.25-/spl mu/m clock output pixel architecture with wide dynamic range and self-offset cancellation
    Lai,Cheng-Hsiao ; King,Ya-Chin ; et al.
    2006
    Online unknown
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Tungsten-Microhotplate-Array-Based Pirani Vacuum Sensor System With On-Chip Digital Front-End Processor
    JIAQI, WANG ; ZHENAN, TANG ; et al.
    In: Journal of microelectromechanical systems, Jg. 20 (2011), Heft 4, S. 834-841
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A monolithic and self-referenced RF LC clock generator compliant with USB 2.0
    MCCORQUODALE, Michael S ; O'DAY, Justin D ; et al.
    In: IEEE journal of solid-state circuits, Jg. 42 (2007), Heft 2, S. 385-399
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 90-nm variable frequency clock system for a power-managed itanium architecture processor
    FISCHER, Tim ; DESAI, Jayen ; et al.
    In: IEEE International Solid-State Circuits Conference (ISSCC 2005), [San Francisco, CA, USA, February 6-10, 2005], Jg. 41 (2006), Heft 1, S. 218-228
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Spur Reduction Techniques for Phase-Locked Loops Exploiting A Sub-Sampling Phase Detector
    XIANG, GAO ; KLUMPERINK, Eric A. M ; et al.
    In: IEEE journal of solid-state circuits, Jg. 45 (2010), Heft 9, S. 1809-1821
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A New On-Chip All-Digital Three-Phase Full-Bridge dc/ac Power Inverter With Feedforward and Frequency Control Techniques
    CHEN, Jiann-Jong ; KUNG, Che-Min
    In: IEEE transactions on ultrasonics, ferroelectrics, and frequency control, Jg. 57 (2010), Heft 9, S. 1915-1925
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Fast acquisition clock and data recovery circuit with low jitter
    RUIYUAN, ZHANG ; LA RUE, George S
    In: IEEE journal of solid-state circuits, Jg. 41 (2006), Heft 5, S. 1016-1024
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    High speed externally asynchronous/internally clocked systems
    VANSCHEIK, W. S ; TINDER, R. F
    In: IEEE transactions on computers, Jg. 46 (1997), Heft 7, S. 824-829
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Development of an Ultralow-Power Injection-Locked PSK Receiver Architecture
    De Smedt, Valentijn ; Gielen, Georges ; et al.
    2015
    Online academicJournal
    Zugriff:
    Volltext
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -