Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
107 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Publikation

Sprache

107 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Spike‐driven gated recurrent neural network processor for electrocardiogram arrhythmias detection realised in 55‐nm CMOS technology
    Yu, Qian ; Liu, Shuang ; et al.
    In: Electronics Letters, Jg. 56 (2020-09-25), S. 1230-1232
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Ultra‐low‐voltage CMOS ring oscillators
    Galup-Montoro, Carlos ; Ferreira, J.V.T.
    In: Electronics Letters, Jg. 55 (2019-05-01), S. 523-525
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Nanoscale CMOS battery cells for gate level on‐chip security designs
    Mayhew, Matthew ; Muresan, Radu
    In: Electronics Letters, Jg. 51 (2015-12-01), S. 2126-2128
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    CMOS driver for 50 Ω load
    Aaserud, O. ; Danielsen, H.
    In: Electronics Letters, Jg. 29 (1993-05-13), S. 876-878
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Performance of ECL-compatible 75Ω line driver/receiver realised in a 1.2μm CMOS technology
    Bijker, W ; Sevenhans, Jan ; et al.
    In: Electronics Letters, Jg. 26 (1990-05-24), S. 764-766
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Hybrid NEMS–CMOS integrated circuits: a novel strategy for energy-efficient designs
    Dadgour, Hamed F. ; Banerjee, Kaustav
    In: IET Computers & Digital Techniques, Jg. 3 (2009), S. 593-593
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Basic operation of novel ferroelectric CMOS circuits
    Li, Q.-h. ; Takahashi, Mitsue ; et al.
    In: Electronics Letters, Jg. 44 (2008), S. 467-467
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    High-performance noise-tolerant circuit techniques for CMOS dynamic logic
    Perri, Stefania ; Frustaci, Fabio ; et al.
    In: IET Circuits, Devices & Systems, Jg. 2 (2008), S. 537-537
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Noise-tolerance improvement in dynamic CMOS logic circuits
    Mendoza-Hernandez, F. ; Champac, Victor ; et al.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 153 (2006), S. 565-565
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    CCD structures implemented in standard 0.18 μm CMOS technology
    Padmakumar Ramachandra Rao ; Wang, X. ; et al.
    In: Electronics Letters, Jg. 44 (2008), S. 548-548
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    High-reliability programmable CMOS WTA∕LTA circuit of O(N) complexity using a single comparator
    Hung, Y. C. ; Liu, Bin-Da
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 151 (2004), S. 579-579
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Multilevel logic synthesis using hybrid pass logic and CMOS topologies
    Al-Khalili, D. ; Yip, K.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 150 (2003), S. 445-445
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Voltage-mode CMOS quaternary latch circuit
    Current, K.W.
    In: Electronics Letters, Jg. 30 (1994-11-10), S. 1928-1929
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Investigation into effects of device variability on CMOS layout motifs
    Roy, Scott ; Cumming, David R. S. ; et al.
    In: Electronics Letters, Jg. 44 (2008), S. 626-626
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    0.8 V CMOS adiabatic differential switch logic circuit using bootstrap technique for low-voltage low-power VLSI
    Chen, H.H. ; Zhang, Y. ; et al.
    In: Electronics Letters, Jg. 38 (2002), S. 1497-1497
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Reduction in energy consumption by bootstrapped nMOS switches in reversible adiabatic CMOS circuits
    Dong Gyu Kim ; Chae, Soo-Ik ; et al.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 146 (1999), S. 327-327
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Sub-1V bootstrapped CMOS driver for giga-scale-integration era
    Rofail, S.S. ; Kiat Seng Yeo ; et al.
    In: Electronics Letters, Jg. 35 (1999), S. 392-392
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Low-voltage low-power CMOS full adder
    Radhakrishnan, D.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 148 (2001), S. 19-19
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Logical modelling of delay degradation effect in static CMOS gates
    Bellido-Diaz, M.J. ; Valencia, Manuel ; et al.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 147 (2000), S. 107-107
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Modelling output waveform and propagation delay of a CMOS inverter in the submicron range
    Koufopavlou, Odysseas ; Nikolaidis, Spiridon ; et al.
    In: IEE Proceedings - Circuits, Devices and Systems, Jg. 145 (1998), S. 402-402
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -