Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
50 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

50 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 112-Gb/s 58-mW PAM4 Transmitter in 28-nm CMOS Technology
    Forghani, Mahdi ; Zhao, Yu ; et al.
    In: 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2023-06-11, S. 1-2
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 138Fsrms-Integrated-Jitter and −249dB-FoM Clock Multiplier with -51dBc Spur Using A Digital Spur Calibration Technique in 28-nm CMOS
    Li, Yi-An ; Niknejad, Ali M.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 640×480 Indirect Time-of-Flight CMOS Image Sensor with 4-tap 7-μm Global-Shutter Pixel and Fixed-Pattern Phase Noise Self-Compensation Scheme
    Keel, Min-Sun ; Jin, Young-Gu ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 28.05Gb/s transceiver using quarter-rate triple-speculation hybrid-DFE receiver with calibrated sampling phases in 32nm CMOS
    Gangasani, Gautam ; Bulzacchelli, John F. ; et al.
    In: 2017 Symposium on VLSI Circuits, 2017-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 52-Gb/s Sub-1pJ/bit PAM4 Receiver in 40-nm CMOS for Low-Power Interconnects
    Wang, Can ; Zhu, Guang ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 0.87 V 12.5 Gb/s Clock-Path Feedback Equalization Receiver with Unfixed Tap Weighting Property in 65 nm CMOS
    Lee, Daewoong ; Lee, Dongil ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 250Mv, 0.063J/Ghash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc Sha256 Datapath and 3-Phase Latch Based Clocking
    Suresh, Vikram ; Satpathy, Sudhir ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 3.25Gb/s, 13.2pJ/b, 0.64mm2 Configurable Successive-Cancellation List Polar Decoder using Split-Tree Architecture in 40nm CMOS
    Tao, Yaoyu ; Cho, Sung-Gun ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 4-to-20Gb/s 1.87pJ/b Referenceless Digital CDR With Unlimited Frequency Detection Capability in 65nm CMOS
    Park, Kwanseo ; Lee, Kwangho ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 100-GbE reverse gearbox IC in 40nm CMOS for supporting legacy 10- and 40-GbE standards
    Yoon, Taehun ; Lee, Joon-Yeong ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A 71. 4dB SNDR 30MHz BW Continuous-Time Delta-sigma Modulator Using a Time-Interleaved Noise-Shaping Quantizer in 12-nm CMOS
    Weng, Chan-Hsiang ; Wei, Tzu-An ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 25GS/s 6b TI binary search ADC with soft-decision selection in 65nm CMOS
    Cai, Shengchang ; Tabasy, Ehsan Zhian ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 4×9 Gb/s 1 pJ/b NRZ/multi-tone serial-data transceiver with crosstalk reduction architecture for multi-drop memory interfaces in 40nm CMOS
    Gharibdoust, Kiarash ; Tajalli, Armin ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 32 Gb/s 0.55 mW/Gbps PAM4 1-FIR 2-IIR tap DFE receiver in 65-nm CMOS
    Elhadidy, Osama ; Roshan-Zamir, Ashkan ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 60Gb/s 173mW receiver frontend in 65nm CMOS technology
    Han, Jaeduk ; Lu, Yue ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A 2.8mW/Gb/s 14Gb/s serial link transceiver in 65nm CMOS
    Saxena, Saurabh ; Shu, Guanghua ; et al.
    In: 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A single-chip 2048×1080 resolution 32fps 380mW trinocular disparity estimation processor in 28nm CMOS technology
    Narinx, Jonathan ; Demirci, Tugba ; et al.
    In: 2017 Symposium on VLSI Circuits, 2017-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A 4GHz clock distribution architecture using subharmonically injection-locked coupled oscillators with clock skew calibration in 16nm CMOS
    Cho, Lan-Chou ; Kuo, Feng-Wei ; et al.
    In: 2017 Symposium on VLSI Circuits, 2017-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 0.5V 1.6mW 2.4GHz fractional-N all-digital PLL for Bluetooth LE with PVT-insensitive TDC using switched-capacitor doubler in 28nm CMOS
    Kuo, Feng-Wei ; Pourmousavian, Seyednaser ; et al.
    In: 2017 Symposium on VLSI Circuits, 2017-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A 60 Gb/s 1.9 pJ/bit NRZ optical-receiver with low latency digital CDR in 14nm CMOS FinFET
    Cevrero, A. ; Ozkaya, I. ; et al.
    In: 2017 Symposium on VLSI Circuits, 2017-06-01, S. 2
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -