Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
25 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Publikation

Sprache

25 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Comparative Study of Majority/Minority Logic Circuit Synthesis Methods for Post-CMOS Nanotechnologies
    Almatrood, Amjad ; Singh, Harpreet
    In: Engineering, 2017, S. 890-915
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Design and Analysing the Various Parameters of CMOS Circuit’s under Bi-Triggering Method Using Cadence Tools
    Lakshmiprabha, V. ; Prabhu, N. ; et al.
    In: Circuits and Systems, 2016, S. 2622-2632
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    NP-Domino, Ultra-Low-Voltage, High-Speed, Dual-Rail, CMOS NOR Gates
    Mirmotahari, Omid ; Berg, Yngvar ; et al.
    In: Circuits and Systems, 2016, S. 1916-1926
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Timing-Driven Variation-Aware Partitioning and Optimization of Mixed Static-Dynamic CMOS Circuits
    Yelamarthi, Kumar
    In: Circuits and Systems, 2013, S. 202-208
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An Improved SOI CMOS Technology Based Circuit Technique for Effective Reduction of Standby Subthreshold Leakage
    Md. Anwar Hussain ; Kumar, Manish ; et al.
    In: Circuits and Systems, 2013, S. 431-437
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Graph Modeling for Static Timing Analysis at Transistor Level in Nano-Scale CMOS Circuits
    Rjoub, Abdoul ; Almotasem Bellah Alajlouni ; et al.
    In: Circuits and Systems, 2013, S. 123-136
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Capacitive Model and S-Parameters of Double-Pole Four-Throw Double-Gate RF CMOS Switch
    Yadav, K. S. ; Singh, Ghanashyam ; et al.
    In: Wireless Engineering and Technology, 2011, S. 15-22
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Logic Picture-Based Dynamic Power Estimation for Unit Gate-Delay Model CMOS Circuits
    Abdelhalim, Mohamed B. ; Amer, Hassanein H. ; et al.
    In: Circuits and Systems, 2013, S. 276-279
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Tunable Floating Resistor Based on Current Inverting Differential Input Transconductance Amplifier
    Akram, Md. W. ; Prasad, Dinesh ; et al.
    In: Circuits and Systems, Jg. 11 (2020), S. 51-56
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    On a Parasitic Bipolar Transistor Action in a Diode ESD Protection Device
    Jin Young Choi
    In: Circuits and Systems, 2016, S. 2286-2295
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    On the Production Testing of Memristor Ratioed Logic (MRL) Gates
    Abdelhalim, Mohamed B. ; Madian, Ahmed H. ; et al.
    In: Circuits and Systems, 2016, S. 3016-3025
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design of Ultra-Low Power PMOS and NMOS for Nano Scale VLSI Circuits
    Ashok Babu Ch ; Lalkishore, K. ; et al.
    In: Circuits and Systems, 2015, S. 60-69
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Leakage Analysis of a Low Power 10 Transistor SRAM Cell in 90 nm Technology
    Dhandapani, Sharmila ; Muthusamy, Parimaladevi
    In: Circuits and Systems, 2016, S. 1033-1041
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of Low Power Level Shifter Circuit with Sleep Transistor Using MultiSupply Voltage Scheme
    Raveendran Arun Prasath ; Parasuraman Ganesh Kumar
    In: Circuits and Systems, 2016, S. 1132-1139
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Design of Low-Voltage, Low-Power FGMOS Based Voltage Buffer, Analog Inverter and Winner-Take-All Analog Signal Processing Circuits
    Gupta, Maneesha ; Ninawe, Akanksha ; et al.
    In: Circuits and Systems, 2016, S. 1-10
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    New Hybrid Digital Circuit Design Techniques for Reducing Subthreshold Leakage Power in Standby Mode
    Md. Anwar Hussain ; Paul, Sajal K. ; et al.
    In: Circuits and Systems, 2013, S. 75-82
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Precision Full-Wave Rectifier Using Two DDCCs
    Kumngern, Montree
    In: Circuits and Systems, 2011, S. 127-132
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Comparison Study of Input ESD Protection Schemes Utilizing NMOS, Thyristor, and Diode Devices
    Jin Young Choi
    In: Communications and Network, 2010, S. 11-25
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Novel Adder Circuits Based On Quantum-Dot Cellular Automata (QCA)
    Ahmad, Firdous ; Peer Zahoor Ahmad ; et al.
    In: Circuits and Systems, 2014, S. 142-152
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Designing a Full Adder Circuit Based on Quasi-Floating Gate
    Razaghian, Farhad ; Bonakdarpour, Sahar
    In: Energy and Power Engineering, 2013, S. 57-63
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -