Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
232 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Publikation

Sprache

232 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Modeling of the degradation of CMOS inverters under pulsed stress conditions from ‘on-the-fly’ measurements
    Nafria, M. ; Rodriguez, Rosana ; et al.
    2021
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Chromatic and Panchromatic Nonlinear Optoelectronic CMOSFETs for CMOS Image Sensors, Laser Multiplexing, Computing, and Communication
    Pan, James N.
    In: MRS Advances, Jg. 5 (2020-07-01), S. 1965-1974
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Modeling the Characteristics of SOI CMOS Nanotransistors with an Asymmetric Surrounding Gate
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 49 (2020-09-01), S. 324-331
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Modeling of Single Ionizing Particle Impacts on Logical Elements of a CMOS Triple Majority Gate
    Katunin, Yu.V. ; V. Ya. Stenin
    In: Russian Microelectronics, Jg. 49 (2020-05-01), S. 214-223
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Hot-carrier evaluation of a zero-cost transistor developed via process optimization in an embedded non-volatile memory CMOS technology
    Regnier, Arnaud ; Marzaki, Abderrezak ; et al.
    2021
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Methods of Improving the Accuracy of Simulating Delays and Peak Currents of Combinational CMOS-Circuits at the Logical Design Level
    Ivanova, G. A. ; Ryzhova, D. I.
    In: Russian Microelectronics, Jg. 48 (2019-12-01), S. 477-484
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Modeling the Charge Collection from a Track of an Ionizing Particle in Upset Hardened CMOS Trigger Elements
    V. Ya. Stenin ; Katunin, Yu. V.
    In: Russian Microelectronics, Jg. 48 (2019-11-01), S. 381-393
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Investigating the Electrothermal Characteristics of Partially Depleted Submicron SOI CMOS Transistors in an Extended Temperature Range
    Masal’skii, N. V. ; Novoselov, A. S. ; et al.
    In: Russian Microelectronics, Jg. 49 (2020), S. 30-36
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Modeling the CMOS Characteristics of a Completely Depleted Surrounding-Gate Nanotransistor and an Unevenly Doped Working Region
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 48 (2019-11-01), S. 394-401
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Ab initio perspective of ultra-scaled CMOS from 2D-material fundamentals to dynamically doped transistors
    Afzalian, Aryan
    In: npj 2D Materials and Applications, Jg. 5 (2021-01-04)
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Ternary input signal to binary bit output conversion CMOS integrated circuit design using neuron MOSFETs
    Srivastava, Ashok
    In: Microsystem Technologies, Jg. 28 (2019-04-26), S. 101-108
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Validation of a CMOS-MEMS accelerometer based on FGMOS transduction by electromechanical modification of its coupling coefficient
    Griselda Stephany Abarca-Jimenez ; Miguel Angel Aleman-Arce ; et al.
    In: Microsystem Technologies, Jg. 25 (2019-03-29), S. 4163-4171
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Radiation-tolerance analysis of I-gate n-MOSFET according to isolation oxide module in the CMOS bulk process
    Cho, Seong-Ik ; Lee, Nam-Ho ; et al.
    In: Microelectronic Engineering, Jg. 200 (2018-11-01), S. 45-50
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Angular dependency on heavy-ion-induced single-event multiple transients (SEMT) in 65 nm twin-well and triple-well CMOS technology
    Chen, Jianjun ; Fang, Liang ; et al.
    In: Microelectronics Reliability, Jg. 91 (2018-12-01), S. 278-282
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    The impact of scaling on single event upset in 6T and 12T SRAMs from 130 to 22 nm CMOS technology
    Anis Nurashikin Nordin ; Yusop, N. S. ; et al.
    In: Radiation Effects and Defects in Solids, Jg. 173 (2018-11-08), S. 1090-1104
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Siehe Detailanzeige für Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Low power and high speed design issues of CMOS Hamming code generation and error detection circuit at 22 nm and 16 nm channel length of MOS transistor
    Sarkar, Angsuman ; De, Debashis ; et al.
    In: Microsystem Technologies, Jg. 27 (2018-09-22), S. 601-612
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Simulation of the Characteristics of Double-Gate Asymmetrically Doped SOI CMOS Nanotransistors
    Masalsky, N. V.
    In: Russian Microelectronics, Jg. 47 (2018-07-01), S. 259-267
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Indirect Avalanche Event Detection of Single Photon Avalanche Diode Implemented in CMOS FDSOI Technology
    Calmon, Francis ; Issartel, Dylan ; et al.
    2020
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    High-Gain Hybrid CMOS Inverters by Coupling Cosputtered ZnSiSnO and Solution-Processed Semiconducting SWCNT
    Zhang, Jianhua ; Zhong, De-Yao ; et al.
    In: IEEE Transactions on Electron Devices, Jg. 65 (2018-07-01), S. 2838-2843
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Study of the operation and SET robustness of a CMOS pulse stretching circuit
    Kraemer, Rolf ; Andjelkovic, Marko ; et al.
    In: Microelectronics Reliability, Jg. 82 (2018-03-01), S. 100-112
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -