Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
36 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

36 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Memristor-Based Neuromorphic Hybrid CMOS Sub-Block Architecture for a High-Speed Arithmetic and Logic Unit
    Vijayakumar, Balaji
    In: 2018 Second International Conference on Advances in Electronics, Computers and Communications (ICAECC), 2018-02-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 275 MHz quadrature modulator in 0.18-µm CMOS
    Agarwal, Shilpa ; Kuo, Tzu-Chieh ; et al.
    In: 2012 IEEE International Symposium on Circuits and Systems (ISCAS), 2012-05-01, S. 2949-2952
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A Fully Non-Volatile Reconfigurable Magnetic Arithmetic Logic Unit Based on Majority Logic
    Rangaprasad, S. ; Joshi, V.K.
    In: IEEE Access, Jg. 11 (2023), S. 118944-118961
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Design and Performance Evaluation of Magnetic Tunnel Junction Based Logic Circuits
    Nisar, Arshid ; Khanday, Farooq A.
    In: 2018 3rd International Conference on Communication and Electronics Systems (ICCES), 2018-10-01, S. 361-365
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 32-bit Energy Efficient Exact Dadda Multiplier
    Chanda, Saurav ; Guha, Koushik ; et al.
    In: 2019 IEEE 5th International Conference for Convergence in Technology (I2CT), 2019-03-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Design of Efficient Quantum-Dot Cellular Automata (QCA) MAC Unit
    Gassoumi, Ismail ; Touil, Lamjed ; et al.
    In: 2018 30th International Conference on Microelectronics (ICM), 2018-12-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Exploring power-performance-quality tradeoff of approximate adders for energy efficient sobel filtering
    Soares, Leonardo B. ; da Rosa, Morgana M. A. ; et al.
    In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018-02-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A neural network architecture using high resolution multiplying digital to analog converters
    Saffar, Farinoush ; Mirhassani, Mitra ; et al.
    In: 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 2017-08-01, S. 1454-1457
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    In-memory adder functionality in 1S1R arrays
    Siemon, A. ; Menzel, S. ; et al.
    In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015-05-01, S. 1338-1341
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A hybrid adiabatic parallel prefix addition scheme for low power
    Bhaskar, B. ; Kanagasabapathy, M. ; et al.
    In: 2011 International Conference on Recent Trends in Information Technology (ICRTIT), 2011-06-01, S. 389-393
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design of a 1024 bit RSA coprocessor with SPI slave interface
    da Costa, Caio A. ; Moreno, Robson L. ; et al.
    In: 2014 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2014-04-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Revisiting redundant Booth with bias multipliers
    Mallipeddi, Sampoorna ; Stine, James E.
    In: 2015 IEEE 58th International Midwest Symposium on Circuits and Systems (MWSCAS), 2015-08-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Analysis & implementation of ultra low-power 4-bit CLA in subthreshold regime
    Gupta, Priya ; Munje, Ishan ; et al.
    In: 2014 International Conference on Circuits, Power and Computing Technologies [ICCPCT-2014], 2014-03-01, S. 1074-1076
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design and Implementation of High-speed Low Voltage 4x4 Vedic Convolutor
    Bhattacharyya, Shreya ; Majumder, Souvik ; et al.
    In: 2020 IEEE International Women in Engineering (WIE) Conference on Electrical and Computer Engineering (WIECON-ECE), 2020-12-26, S. 74-77
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Double SHA-256 Hardware Architecture With Compact Message Expander for Bitcoin Mining
    Pham, H.L. ; Tran, T.H. ; et al.
    In: IEEE Access, Jg. 8 (2020), S. 139634-139646
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Design and Performance Evaluation of Hybrid Full Adder for Extensive PDP Reduction
    Janwadkar, Sudhanshu ; Das, Shaurakar
    In: 2018 3rd International Conference for Convergence in Technology (I2CT), 2018-04-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    High performance VLSI adders
    Suganya, R. ; Meganathan, D.
    In: 2015 3rd International Conference on Signal Processing, Communication and Networking (ICSCN), 2015-03-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Full adder designed with MOSFET and single-electron transistor hybrid circuit
    Sui, Bingcai ; Fang, Liang ; et al.
    In: 2010 Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics (PrimeAsia), 2010-09-01, S. 329-332
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    An Evaluation of the Canny Edge Detection Algorithm using Hybrid Approximate Adder Architecture
    Kumar, Uppugunduru Anil ; Ahmed, Mohammed Hamed ; et al.
    In: 2020 IEEE-HYDCON, 2020-09-11, S. 1-5
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    RISC-V3: A RISC-V Compatible CPU With a Data Path Based on Redundant Number Systems
    Reichenbach, M. ; Knodtel, J. ; et al.
    In: IEEE Access, Jg. 9 (2021), S. 43684-43700
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -