Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
29 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

29 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Using the first-level cache stack distance histograms to predict multi-level LRU cache misses
    Ling, Ming ; Shi, Longxing ; et al.
    In: Microprocessors and Microsystems, Jg. 55 (2017-11-01), S. 55-69
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Performance linked dynamic cache tuning: A static energy reduction approach in tiled CMPs
    Kapoor, Hemangee K. ; Chakraborty, Shounak
    In: Microprocessors and Microsystems, Jg. 52 (2017-07-01), S. 221-235
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Reconfigurable cache for real-time MPSoCs: Scheduling and implementation
    Chen, Gang ; Huang, Kai ; et al.
    In: Microprocessors and Microsystems, Jg. 42 (2016-05-01), S. 200-214
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Energy-efficient synonym data detection and consistency for virtual cache
    Chen, Ching-Wen ; Liu, Tzong-Jye ; et al.
    In: Microprocessors and Microsystems, Jg. 40 (2016-02-01), S. 27-44
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A new cache replacement algorithm for last-level caches by exploiting tag-distance correlation of cache lines
    Cheol Hong Kim ; Hong Jun Choi ; et al.
    In: Microprocessors and Microsystems, Jg. 39 (2015-06-01), S. 286-295
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    An efficient adaptive block pinning for multicore architectures
    Gurunarayanan, S. ; Chaturvedi, Nitin
    In: Microprocessors and Microsystems, Jg. 39 (2015-05-01), S. 181-188
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Linked instruction caches for enhancing power efficiency of embedded systems
    Chen, Chun-Lin ; Ku, Chang-Jung ; et al.
    In: Microprocessors and Microsystems, Jg. 38 (2014-05-01), S. 197-207
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    An effectiveness-based adaptive cache replacement policy
    Tian, Geng ; Liebelt, Michael
    In: Microprocessors and Microsystems, Jg. 38 (2014-02-01), S. 98-111
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An on-chip instruction cache design with one-bit tag for low-power embedded systems
    Gu, Ji ; Li, Patrick ; et al.
    In: Microprocessors and Microsystems, Jg. 35 (2011-06-01), S. 382-391
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    An adaptive write error detection technique in on-chip caches of multi-level caching systems
    Somani, Arun K. ; Kim, Seongwoo
    In: Microprocessors and Microsystems, Jg. 22 (1999-03-01), S. 561-570
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    On the performance benefits of sharing and privatizing second and third-level cache memories in homogeneous multi-core architectures
    Sibai, Fadi N.
    In: Microprocessors and Microsystems, Jg. 32 (2008-10-01), S. 405-412
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Capturing and optimizing the interactions between prefetching and cache line turnoff
    Kadayif, Ismail ; Kabal, Olcay ; et al.
    In: Microprocessors and Microsystems, Jg. 32 (2008-10-01), S. 394-404
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Exploring cache performance in multithreaded processors
    Lioupis, Dimitris ; Milios, Sotiris
    In: Microprocessors and Microsystems, Jg. 20 (1997-07-01), S. 631-642
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    PP-cache: A partitioned power-aware instruction cache architecture
    Cheol Hong Kim ; Sung Woo Chung ; et al.
    In: Microprocessors and Microsystems, Jg. 30 (2006-08-01), S. 268-279
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Performance analysis of disk cache write policies
    Miller, Douglas W. ; Harper, David T.
    In: Microprocessors and Microsystems, Jg. 19 (1995), S. 121-130
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A pixel cache architecture with selective placement scheme based on z-test result
    Park, Woo-Chan ; Kim, Il-San ; et al.
    In: Microprocessors and Microsystems, Jg. 29 (2005-02-01), S. 41-46
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    An educational tool for testing caches on symmetric multiprocessors
    Juan Manuel Sánchez Pérez ; Miguel Ángel Vega Rodríguez ; et al.
    In: Microprocessors and Microsystems, Jg. 25 (2001-06-01), S. 187-194
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Utilization of cache area in on-chip multiprocessor
    Oi, Hitoshi ; Ranganathan, Nagarajan
    In: Microprocessors and Microsystems, Jg. 24 (2000-11-01), S. 429-436
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Annex cache: a cache assist to implement selective caching
    Subramanian, Akila ; Li, Tao ; et al.
    In: Microprocessors and Microsystems, Jg. 23 (1999-12-01), S. 537-551
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Page-mapping techniques to reduce cache conflicts on CC-NUMA multiprocessors
    Li, Zhiyuan ; Fluang, Jian ; et al.
    In: Microprocessors and Microsystems, Jg. 22 (1998-08-01), S. 165-174
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -