Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
40 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

Geographischer Bezug

40 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Low-power logic circuit and SRAM cell applications with silicon on depletion layer CMOS (SODEL CMOS) technology
    INABA, Satoshi ; NAGANO, Hajime ; et al.
    In: IEEE journal of solid-state circuits, Jg. 41 (2006), Heft 6, S. 1455-1462
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A Study of Self-Aligned Nitride Erasable OTP Cell by 45-nm CMOS Fully Compatible Process
    HUANG, Chia-En ; CHEN, Ying-Je ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 56 (2009), Heft 6, S. 1228-1234
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design of robust, energy-efficient full adders for deep-submicrometer design using hybrid-CMOS logic style
    GOEL, Sumeer ; KUMAR, Ashok ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 14 (2006), Heft 12, S. 1309-1321
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    28-nm 2T High-K Metal Gate Embedded RRAM With Fully Compatible CMOS Logic Processes
    CHIN YU, MEI ; WEN CHAO, SHEN ; et al.
    In: IEEE electron device letters, Jg. 34 (2013), Heft 10, S. 1253-1255
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Skewed CMOS: Noise-tolerant high-performance low-power static circuit family
    SOLOMATNIKOV, Alexandre ; SOMASEKHAR, Dinesh ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 10 (2002), Heft 4, S. 469-476
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A High-Density MTP Cell With Contact Coupling Gates by Pure CMOS Logic Process
    WU, Haw-Yun ; TSAI, Cheng-Wei ; et al.
    In: IEEE electron device letters, Jg. 32 (2011), Heft 10, S. 1352-1354
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A New Antifuse Cell With Programmable Contact for Advance CMOS Logic Circuits
    CHEN, Maybe ; HUANG, Chia-En ; et al.
    In: IEEE electron device letters, Jg. 29 (2008), Heft 5, S. 522-524
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Low power logic circuit and SRAM cell applications with silicon on depletion layer CMOS (SODEL CMOS) technology
    INABA, S ; NAGANO, H ; et al.
    In: Proceedings of the IEEE 2004 custom integrated circuits conference (Orlando, Florida, October 3-6, 2004), 2004, S. 225-228
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 56-nm CMOS 99-mm2 8-Gb multi-level NAND flash memory with 10-MB/s program throughput
    TAKEUCHI, Ken ; KAMEDA, Yasushi ; et al.
    In: Special issue on the 2006 IEEE International Solid-State Circuits Conference (ISSCC), Multimedia for a mobile world, February, Jg. 42 (2007), Heft 1, S. 219-232
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 4-GHz 300-mW 64-bit integer execution ALU with dual supply voltages in 90-nm CMOS
    MATHEW, Sanu K ; ANDERS, Mark A ; et al.
    In: Special issue on the EEEE 2004 ISSCC: Digital, technology directions, memory, and signal processing, Jg. 40 (2005), Heft 1, S. 44-51
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design of a 1.7-GHz low-power delay-fault-testable 32-b ALU in 180-nm CMOS technology
    CHATTERJEE, Bhaskar ; SACHDEV, Manoj
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 13 (2005), Heft 11, S. 1296-1304
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A Novel 2-Bit/Cell p-Channel Logic Programmable Cell With Pure 90-nm CMOS Technology
    CHEN, Ying-Je ; HUANG, Chia-En ; et al.
    In: IEEE electron device letters, Jg. 29 (2008), Heft 8, S. 938-940
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A leakage current replica keeper for dynamic circuits
    LIH, Yolin ; TZARTZANIS, Nestoras ; et al.
    In: Special issue on the 2006 IEEE International Solid-State Circuits Conference (ISSCC), Multimedia for a mobile world, February, Jg. 42 (2007), Heft 1, S. 48-55
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A review of 0,18-μm full adder performances for tree structured arithmetic circuits
    CHANG, Chip-Hong ; JIANGMIN, GU ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 13 (2005), Heft 6, S. 686-695
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Nanomagnetic Logic Microprocessor: Hierarchical Power Model
    VACCA, Marco ; GRAZIANO, Mariagrazia ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 8, S. 1410-1420
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Low Complexity Out-of-Order Issue Logic Using Static Circuits
    MHAMBREY, Siddhesh S ; MAURYA, Satendra K ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 2, S. 380-384
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Crosstalk noise reduction in synthesized digital logic circuits
    MILTER, Oleg ; KOLODNY, Avinoam
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 11 (2003), Heft 6, S. 1153-1158
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Energy-efficient skewed static logic with dual Vt: Design and synthesis
    KIM, Chulwoo ; KIM, Ki-Wook ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 11 (2003), Heft 1, S. 64-70
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Si, SiGe Nanowire Devices by Top-Down Technology and Their Applications : Nanowire transistors: modeling, device, desing, and technology
    SINGH, Navab ; BUDDHARAJU, Kavitha D ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 55 (2008), Heft 11, S. 3107-3118
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    PZT MIM capacitor with oxygen-doped Ru-electrodes for embedded FeRAM devices
    INOUE, Naoya ; FURUTAKE, Naoya ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 52 (2005), Heft 10, S. 2227-2235
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -