Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
99 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

99 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    An Arbitrary Digital Power Noise Generator Using 65 nm CMOS Technology : Analog Circuits and Related SoC Integration Technologies
    MATSUNO, Tetsuro ; FUJIMOTO, Daisuke ; et al.
    In: IEICE transactions on electronics, Jg. 93 (2010), Heft 6, S. 820-826
    academicJournal
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A rewritable CMOS-FUSE for system-on-chip with a differential cell architecture in a 0.13 μm CMOS Logic process : New era of nonvolatile memories
    YAMAUCH, Hiroyuki ; AGATA, Yasuhiro ; et al.
    In: IEICE transactions on electronics, Jg. 87 (2004), Heft 10, S. 1664-1672
    academicJournal
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    New Multiple-Times Programmable CMOS ROM Cell
    CHUNG, In-Young ; JEONG, Seong Yeol ; et al.
    In: IEICE transactions on electronics, Jg. 95 (2012), Heft 6, S. 1098-1103
    academicJournal
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    An Improved Look-Up Table-Based FPGA Implementation of Image Warping for CMOS Image Sensors
    RO, Se-Yong ; LUO, Lin-Bo ; et al.
    In: IEICE transactions on information and systems, Jg. 95 (2012), Heft 11, S. 2682-2692
    academicJournal
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    VLSI implementation of a 4 × 4-bit multiplier in a two phase drive adiabatic dynamic CMOS logic : VLSI technology toward frontiers of new market
    TAKAHASHI, Yasuhiro ; SEKINE, Toshikazu ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 10, S. 2002-2006
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A PND (PMOS-NMOS-depletion MOS) type single poly gate non-volatile memory cell design with a differential cell architecture in a pure CMOS logic process for a system LSI
    YAMAMOTO, Yasue ; SHIRAHAMA, Masanori ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 5, S. 1129-1137
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 13.56 MHz CMOS RF identification passive tag LSI with ferroelectric random access memory : Lower-power LSI and lower-power IP
    MASUI, Shoichi ; TERAMOTO, Toshiyuki
    In: IEICE transactions on electronics, Jg. 88 (2005), Heft 4, S. 601-607
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A CMOS SRAM Test Cell Design Using Selectively Metal-Covered Transistors for a Laser Irradiation Failure Analysis
    HATANO, Hiroshi
    In: IEICE transactions on electronics, Jg. 95 (2012), Heft 11, S. 1827-1829
    academicJournal
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Adaptive Circuits for the 0.5-V Nanoscale CMOS Era : Circuits and Design Techniques for Advanced Large Scale Integration
    ITOH, Kiyoo ; YAMAOKA, Masanao ; et al.
    In: IEICE transactions on electronics, Jg. 93 (2010), Heft 3, S. 216-233
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Analytical Model of Static Noise Margin in CMOS SRAM for Variation Consideration
    SHINOHARA, Hirofumi ; NII, Koji ; et al.
    In: IEICE transactions on electronics, Jg. 91 (2008), Heft 9, S. 1488-1500
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Large Read and Write Margins, Low Leakage Power, Six-Transistor 90-nm CMOS SRAM : Circuits and Desig Techniques for Advanced Large Scale Integration
    ENOMOTO, Tadayoshi ; KOBAYASHI, Nobuaki
    In: IEICE transactions on electronics, Jg. 94 (2011), Heft 4, S. 530-538
    academicJournal
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Continuous design efforts for ubiquitous network era under the physical limitation of advanced CMOS : Low-power, high-speed LSIs and related technologies
    ARIMOTO, Kazutami ; HATTORI, Toshihiro ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 4, S. 657-665
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 130-nm CMOS 95-mm2 1-Gb multilevel AG-AND-type flash memory with 10-MB/s programming throughput
    KURATA, Hideaki ; SAEKI, Shunichi ; et al.
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 10, S. 1469-1479
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 0.18 μm CMOS 3rd-order digitally programmable Gm-C filter for VHF applications
    OTIN, Aranzazu ; CELMA, Santiago ; et al.
    In: IEICE transactions on information and systems, Jg. 88 (2005), Heft 7, S. 1509-1510
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Asymmetric slope dual mode differential logic circuit for compatibility of low-power and high-speed operations : Low-power, high-speed LSIs and related technologies
    MORIMOTO, Masao ; NAGATA, Makoto ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 4, S. 675-682
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    High-speed digital circuit design using differential logic with asymmetric signal transition
    MORIMOTO, Masao ; NAGATA, Makoto ; et al.
    In: IEICE transactions on electronics, Jg. 88 (2005), Heft 10, S. 2001-2008
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A sub-0.5 V differential ED-CMOS/SOI circuit with over-1-GHz operation : Lower-power LSI and lower-power IP
    DOUSEKI, Takakuni ; SHIMAMURA, Toshishige ; et al.
    In: IEICE transactions on electronics, Jg. 88 (2005), Heft 4, S. 582-588
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Leakage Power Reduction of Adiabatic Circuits Based on FinFET Devices
    KAI, LIAO ; XIAOXIN, CUI ; et al.
    In: IEICE transactions on electronics, Jg. 96 (2013), Heft 8, S. 1068-1075
    academicJournal
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    FN Stress Induced Degradation on Random Telegraph Signal Noise in Deep Submicron NMOSFETs
    LEE, Hochul ; YOON, Youngchang ; et al.
    In: IEICE transactions on electronics, Jg. 91 (2008), Heft 5, S. 776-779
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Adaptive supply voltage for low-power ripple-carry and carry-select adders
    SUZUKI, Hiroaki ; JEONG, Woopyo ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 4, S. 865-876
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -