Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
19 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Sprache

19 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 24- \mu \textW 12-bit 1-MS/s SAR ADC With Two-Step Decision DAC Switching in 110-nm CMOS.
    Chung, Yung-Hui ; Yen, Chia-Wei ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-11-01), Heft 11, S. 3334-3344
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Analysis and optimization of nanometer CMOS circuits for soft-error tolerance
    DHILLON, Yuvraj S ; DIRIL, Abdulkadir U ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 14 (2006), Heft 5, S. 514-524
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Dual C- and S-Band CMOS VCO Using the Shunt Varactor Switch.
    Jang, Sheng-Lyang ; Jain, Sanjeev
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-09-01), Heft 9, S. 1808-1813
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Quaternary Logic Lookup Table in Standard CMOS.
    Brito, Diogo ; Rabuske, Taimur G. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-02-01), Heft 2, S. 306-316
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    10-Gb/s Distributed Amplifier-Based VCSEL Driver IC With ESD Protection in 130-nm CMOS.
    Zhang, Tao ; Gui, Ping ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-07-01), Heft 7, S. 2502-2510
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A Two-Step Analog Accumulator for CMOS TDI Image Sensor With Temporal Undersampling Exposure Method.
    Xia, Yu ; Nie, Kaiming ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-03-01), Heft 3, S. 1104-1117
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Cross-Coupled Current Conveyor Based CMOS Transimpedance Amplifier for Broadband Data Transmission.
    Chen, Dandan ; Yeo, Kiat Seng ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-08-01), Heft 8, S. 1516-1525
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Low-Power Gigabit CMOS Limiting Amplifier Using Negative Impedance Compensation and Its Application.
    Han, Jungwon ; Yoo, Kwisung ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 20 (2012-03-01), Heft 3, S. 393-399
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Analysis and Design of On-Chip Decoupling Capacitors.
    Charania, Tasreen ; Opal, Ajoy ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-04-01), Heft 4, S. 648-658
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A Capacitor-Less LDO With High-Frequency PSR Suitable for a Wide Range of On-Chip Capacitive Loads.
    Zarate-Roldan, Jorge ; Wang, Mengde ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-09-01), Heft 9, S. 2970-2982
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Efficient Broadband Current-Mode Adder- Quantizer Design for Continuous-Time Sigma–Delta Modulators.
    Park, Chang-Joon ; Onabajo, Marvin ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-09-01), Heft 9, S. 1920-1930
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Ultralow-Voltage High-Speed Flash ADC Design Strategy Based on FoM-Delay Product.
    Lin, James ; Mano, Ibuki ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-08-01), Heft 8, S. 1518-1527
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Power estimation techniques for FPGAs
    ANDERSON, Jason H ; NAJM, Farid N
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 10, S. 1015-1027
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Transimpedance Limit Exploration and Inductor-Less Bandwidth Extension for Designing Wideband Amplifiers.
    Chen, Oscal T. C. ; Chan, Cheng-Ta ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016), Heft 1, S. 348-352
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    New Approach to VLSI Buffer Modeling, Considering Overshooting Effect.
    Mehri, Milad ; Kouhani, Mohammad Hossein Mazaheri ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-08-01), Heft 8, S. 1568-1572
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Logic Drivers: A Propagation Delay Modeling Paradigm for Statistical Simulation of Standard Cell Designs.
    Olivieri, Mauro ; Mastrandrea, Antonio
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 22 (2014-06-01), Heft 6, S. 1429-1440
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Integrated Power and Clock Distribution Network.
    Esmaeili, Seyed E. ; Al-Kahlili, Asim J.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-10-01), Heft 10, S. 1941-1945
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Design Methodology for Power Efficiency Optimization of High-Speed Equalized-Electrical I/O Architectures.
    Palaniappan, Arun ; Palermo, Samuel
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-08-01), Heft 8, S. 1421-1431
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Binary Multiplication Using Hybrid MOS and Multi-Gate Single-Electron Transistors.
    Deng, Guoqing ; Chen, Chunhong
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-09-01), Heft 9, S. 1573-1582
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -