Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
2.151 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Meinten Sie adhd?

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

Geographischer Bezug

2.151 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Parallelization of the Shift and Add Reducer
    Swann, Ryan ; Stine, James E.
    In: 2023 57th Asilomar Conference on Signals, Systems, and Computers, 2023-10-29, S. 1569-1573
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Exact Fused Dot Product Add Operators
    Desrentes, Oregane ; de Dinechin, Benoit Dupont ; et al.
    In: 2023 IEEE 30th Symposium on Computer Arithmetic (ARITH), 2023-09-04, S. 151-158
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Fused RRAM-Based Shift-Add Architecture for Efficient Hyperdimensional Computing Paradigm
    Halawani, Yasmin ; Hassan, Eman ; et al.
    In: 2021 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2021-08-09, S. 179-182
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    SASHA: A Shift-Add Segmented Hybrid Approximated Multiplier for Image Processing
    Rehman, Sabeeh Abdul ; Jeffrey, Zoe ; et al.
    In: 2022 International Conference on Intelligent Systems and Computer Vision (ISCV), 2022-05-18, S. 1-5
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    ADD: A Fine-grained Dynamic Inference Architecture for Semantic Image Segmentation
    Kung, Chi-Hsi ; Lee, Che-Rung
    In: 2021 IEEE/RSJ International Conference on Intelligent Robots and Systems (IROS), 2021-09-27, S. 4792-4799
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Efficient Multiple-Precision Floating-Point Fused Multiply-Add with Mixed-Precision Support
    Zhang, H. ; Chen, D. ; et al.
    In: IEEE Transactions on Computers, Jg. 68 (2019-07-01), Heft 7, S. 1035-1048
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Research and design of add-based length-scalable dual-field modular multiplication-addition-subtraction
    Li, Jiamin ; Dai, Zibin ; et al.
    In: 2017 2nd IEEE International Conference on Integrated Circuits and Microsystems (ICICM), 2017-11-01, S. 48-52
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Low power VLSI transposed structure FIR filter using shift/add architecture
    Singh, Tourangbam Harishore ; Pritamdas, Keisham ; et al.
    In: 2017 2nd International Conference for Convergence in Technology (I2CT), 2017-04-01, S. 1060-1063
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Vector Processing-Aware Advanced Clock-Gating Techniques for Low-Power Fused Multiply-Add
    Ratkovic, I. ; Palomar, O. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-04-01), Heft 4, S. 639-652
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Floating–Point Fused Multiply–Add under HUB Format
    Hormigo, Javier ; Villalba-Moreno, Julio ; et al.
    In: 2020 IEEE 27th Symposium on Computer Arithmetic (ARITH), 2020-06-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    On the design of efficient modulo 2n+1 multiply-add-add units
    Efstathiou, Constantinos ; Tsoumanis, Kostas ; et al.
    In: 2014 9th IEEE International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2014-05-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Implementation of single precision conventional and fused floating point add-sub unit using Verilog
    Sharma, Aditi ; Singh, Sukanya ; et al.
    In: 2017 International Conference on Wireless Communications, Signal Processing and Networking (WiSPNET), 2017-03-01, S. 169-171
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    VLSI implementation of an efficient Fused Add-Multiply unit using Constant-time addition
    Durgadevi, S. ; Seshasayanan, R.
    In: 2015 International Conference on Innovations in Information, Embedded and Communication Systems (ICIIECS), 2015-03-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of digit serial FIR filter using shift add architecture
    Nichat, Shilesh S. ; Honade, Shrikant J. ; et al.
    In: 2014 International Conference on Smart Structures and Systems (ICSSS), 2014-10-01, S. 90-93
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Shift add approach based implementation of RNS-FIR filter using modified product encoder
    Reddy, Kotha Srinivasa ; Bajaj, Sumit ; et al.
    In: TENCON 2014 - 2014 IEEE Region 10 Conference, 2014-10-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    An RNS based FIR filter design using shift and add approach
    Kotha, Srinivasa Reddy ; Bajaj, Sumit ; et al.
    In: 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS), 2014-08-01, S. 707-712
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    An RNS based reconfigurable FIR filter design using shift and add approach
    Kotha, Srinivasa Reddy ; Bajaj, Sumit ; et al.
    In: 2014 9th International Symposium on Communication Systems, Networks & Digital Sign (CSNDSP), 2014-07-01, S. 640-645
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Multigigabit balanced add-select-register-compare viterbi decoders architecture in 60 GHz WPAN
    Gao, Bo ; Xiao, Zhenyu ; et al.
    In: 2013 19th Asia-Pacific Conference on Communications (APCC), 2013-08-01, S. 531-535
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Design of a Quadruple Precision Floating-Point Fused Multiply-Add Unit Based on 4-Way SIMD Device
    Jun, He ; Biao, Wang ; et al.
    In: 2013 IEEE Eighth International Conference on Networking, Architecture and Storage, 2013-07-01, S. 267-271
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    HDL implementation of 128- bit Fused Multiply Add unit for multi mode SoC
    Mahendra, Mithilesh ; Kakde, Sandeep ; et al.
    In: 2014 International Conference on Communication and Signal Processing, Communications and Signal Processing (ICCSP), 2014-04-01, S. 653-656
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -