Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
472 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

472 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 68-GHz Loss Compensated Distributed Amplifier Using Frequency Interleaved Technique in 65-nm CMOS Technology
    Wu, Yue-Ming ; Chu, Ta-Shun ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 30 (2022), S. 29-39
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 40-nm CMOS Multifunctional Computing-in-Memory (CIM) Using Single-Ended Disturb-Free 7T 1-Kb SRAM
    Lean Karlo S. Tolentino ; Yeh, Chia-Hung ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-12-01), S. 2172-2185
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Efficient Performance Modeling for Automated CMOS Analog Circuit Synthesis
    Zhang, Lihong ; Zhao, Zhenxin
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-11-01), S. 1824-1837
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 32-Gb/s Dual-Mode Transceiver With One-Tap FIR and Two-Tap IIR RX Only Equalization in 65-nm CMOS Technology
    Song, Junyoung ; Kim, Chulwoo ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-08-01), S. 1567-1574
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Wide-Range Many-Core SoC Design in Scaled CMOS: Challenges and Opportunities
    Krishnamurthy, Harish K. ; Hsu, Steven K. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-05-01), S. 843-856
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 6-Bit 1.5-GS/s SAR ADC With Smart Speculative Two-Tap Embedded DFE in 130-nm CMOS for Wireline Receiver Applications
    Mahmoudi, Azad ; Torkzadeh, Pooya ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-05-01), S. 871-882
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 35-GHz TX and RX Front End With High TX Output Power for Ka-Band FMCW Phased-Array Radar Transceivers in CMOS Technology
    Wu, Rui ; Jia, Haikun ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-10-01), S. 2089-2098
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Low Duty Cycle Burst-Mode Telemeter Signal Generation Technique for VHF Insect Tracking and Its CMOS Implementation
    S. M. Rezaul Hasan ; Kumari, Meera
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-03-01), S. 833-837
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Logic IP for Low-Cost IC Design in Advanced CMOS Nodes
    Mehmet Meric Isgenc ; Martins, Mayler G. A. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-02-01), S. 585-595
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Very Fast, High-Performance 5-2 and 7-2 Compressors in CMOS Process for Rapid Parallel Accumulations
    Azizian, Sarkis ; Fathi, Amir ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-06-01), S. 1403-1412
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A 6-Gb/s Wireline Receiver With Intrapair Skew Compensation and Three-Tap Decision-Feedback Equalizer in 28-nm CMOS
    Yoo, Changsik ; Kim, Hyochang
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-05-01), S. 1107-1117
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 22-Gb/s 0.95-pJ/b Energy-Efficient Voltage-Mode Transmitter With Time-Based Feedforward Equalization in a 28-nm CMOS
    Jeong, Deog-Kyoon ; Ko, Han-Gon ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-05-01), S. 1099-1106
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 43.6-dB SNDR 1-GS/s 3.2-mW SAR ADC With Background-Calibrated Fine and Coarse Comparators in 28-nm CMOS
    Gui, Ping ; Sun, Kexu ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-09-01), S. 1998-2007
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A CMOS Majority Logic Gate and its Application to One-Step ML Decodable Codes
    Guo, Jing ; Liu, Shanshan ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-11-01), S. 2620-2628
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Configurable Logic Operations Using Hybrid CRS-CMOS Cells
    Shuai, Li ; Wang, Xiaoping ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-12-01), S. 2641-2647
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Comprehensive Time-Dependent Dielectric Breakdown Lifetime Simulator for Both Traditional CMOS and FinFET Technology
    Liu, Taizhi ; Zhang, Rui ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-11-01), S. 2470-2482
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Multi-Gb/s Frame-Interleaved LDPC Decoder With Path-Unrolled Message Passing in 28-nm CMOS
    P. Glenn Gulak ; Milicevic, Mario
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-10-01), S. 1908-1921
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A 10-Gb/s 20-ps Delay-Range Digitally Controlled Differential Delay Element in 45-nm SOI CMOS
    Ellinger, Frank ; Mohammad Mahdi Khafaji ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-05-01), S. 1233-1237
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 0.1-pJ/b and ACF <0.04 Multiple-Valued PUF for Chip Identification Using Bit-Line Sharing Strategy in 65-nm CMOS
    Zhang, Yuejun ; Pan, Zhao ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-05-01), S. 1043-1052
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    An Area-Efficient 128-Channel Spike Sorting Processor for Real-Time Neural Recording With <tex-math notation='LaTeX'>$0.175~\mu$ </tex-math> W/Channel in 65-nm CMOS
    Anh Tuan Do ; Seyed Mohammad Ali Zeinolabedin ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019), S. 126-137
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -