Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
57 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

57 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A New Linearized CCII-Based Fully Differential CMOS Transconductor Used for Gm-C Active Filters Implementation
    BOZOMITU, Radu Gabriel
    In: Wireless personal communications, Jg. 74 (2014), Heft 2, S. 615-637
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Synthesis of hybrid CBL/CMOS cell using multiobjective evolutionary algorithms
    DE TORO, Francisco ; JIMENEZ, Raul ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2005, S. 629-637
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    DPA leakage models for CMOS logic circuits
    SUZUKI, Daisuke ; SAEKI, Minoru ; et al.
    In: Cryptographic hardware and embedded systems - CHES 2005 (Edinburgh, 29 August - 1 September 2005), 2005, S. 366-382
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Novel 2.5-3.1 GHz Wide-Band Low-Noise Amplifier in 0.18 μm CMOS
    NOURI, Moslem ; KARIMI, Gholamreza
    In: Wireless personal communications, Jg. 79 (2014), Heft 3, S. 1993-2003
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Internal power dissipation modeling and minimization for submicronic CMOS design
    MAURINE, P ; REZZOUG, M ; et al.
    In: Integrated circuit design : power and timing modeling, optimization and simulation (Göttingen, 13-15 September 2000), 2000, S. 129-138
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Computational Delay models to estimate the Delay of floating cubes in CMOS circuits
    GUERRERO, D ; WILKE, G ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 501-510
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A new hybrid CBL-CMOS cell for optimum noise/power application
    JIMENEZ, Raul ; PARRA, Pilar ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 491-500
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Structure independent representation of output transition time for CMOS library
    MAURINE, P ; AZEMARD, N ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 247-257
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    PA-ZSA (Power-Aware Zero-Slack Algorithm): A graph-based timing analysis for ultra-low power CMOS VLSI
    CHOI, Kyu-Won ; CHATTERJEE, Abhijit
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 178-187
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Second generation delay model for submicron CMOS process
    REZZOUG, M ; MAURINE, P ; et al.
    In: Integrated circuit design : power and timing modeling, optimization and simulation (Göttingen, 13-15 September 2000), 2000, S. 159-167
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Degradation Delay Model extension to CMOS gates
    JUAN-CHICO, Jorge ; BELLIDO, Manuel J ; et al.
    In: Integrated circuit design : power and timing modeling, optimization and simulation (Göttingen, 13-15 September 2000), 2000, S. 149-158
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design and characterization of high voltage devices integrated in a standard CMOS technology
    VILLARD, B ; CALMON, F ; et al.
    In: EPJ. Applied physics (Print), Jg. 16 (2001), Heft 2, S. 113-120
    academicJournal
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design techniques for high speed serial data transmitters in CMOS process
    YOO, C ; LEE, I ; et al.
    In: Electrical engineering (Berlin), Jg. 79 (1996), Heft 2, S. 113-117
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    CrossNets: Neuromorphic networks for nanoelectronic implementation
    TÜREL, Özgür ; LIKHAREV, Konstantin
    In: Artificial neural networks and neural information processing - ICANN / ICONIP 2003 (Istanbul, 26-29 June 2003), 2003, S. 753-760
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Memristor crossbar-based unsupervised image learning
    LING, CHEN ; CHUANDONG, LI ; et al.
    In: Neural computing & applications (Print), Jg. 25 (2014), Heft 2, S. 393-400
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Wide Tuning Range Voltage Controlled Oscillator with a High Tunable Active Inductor
    HOJJAT BABAEI, KIA ; ABU KHARI A'AIN
    In: Wireless personal communications, Jg. 79 (2014), Heft 1, S. 31-41
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Masking at gate level in the presence of glitches
    FISCHER, Wieland ; GAMMEL, Berndt M
    In: Cryptographic hardware and embedded systems - CHES 2005 (Edinburgh, 29 August - 1 September 2005), 2005, S. 187-200
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    ARM based microcontroller for image capturing in FPGA design
    CHANG, Chi-Jeng ; WU, Wu-Ting ; et al.
    In: Advances in visual computing (First international symposium, ISVC 2005), 2005, S. 672-677
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    The impact of pipelining on energy per operation in field-programmable gate arrays
    WILTON, Steven J. E ; ANG, Su-Shin ; et al.
    In: FPL 2004 : field-programmable logic and applications (Antwerp, 30 August - 1 September 2004), 2004, S. 719-728
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Design optimization with automated cell generation
    LANDRAULT, A ; AZEMARD, N ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2004, S. 722-731
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -