Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
53 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

53 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Low power nonlinear Min/Max filters implemented in the CMOS technology
    Dlugosz, Rafal ; Rydlewski, Andrzej ; et al.
    In: 2014 29th International Conference on Microelectronics Proceedings - MIEL, 2014-05-01, S. 397-400
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A high-resolution pipeline time-to-digital converter in 0.18μm CMOS technology
    Wang, Yongsheng ; Ye, Qiao ; et al.
    In: 2017 IEEE 12th International Conference on ASIC (ASICON), 2017-10-01, S. 624-627
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 5Gb/s automatic sub-bit between-pair skew compensator for parallel data communications in 0.13µm CMOS
    Zheng, Yuxiang ; Liu, Jin ; et al.
    In: 2010 Symposium on VLSI Circuits, 2010-06-01, S. 71-72
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A low voltage buck DC-DC converter using on-chip gate boost technique in 40nm CMOS
    Zhang, Xin ; Chen, Po-Hung ; et al.
    In: 2013 18th Asia and South Pacific Design Automation Conference (ASP-DAC), 2013, S. 109-110
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 0.45-V input on-chip gate boosted (OGB) buck converter in 40-nm CMOS with more than 90% efficiency in load range from 2µW to 50µW
    Zhang, Xin ; Chen, Po-Hung ; et al.
    In: 2012 Symposium on VLSI Circuits (VLSIC), 2012-06-01, S. 194-195
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 10-Gb/s Eye-Opening Monitor Circuit for Receiver Equalizer Adaptations in 65-nm CMOS.
    Lin, Yu-Chuan ; Tsao, Hen-Wai
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020), Heft 1, S. 23-34
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 6.7 MHz to 1.24 GHz \text0.0318\;\textmm^\text2 Fast-Locking All-Digital DLL Using Phase-Tracing Delay Unit in 90 nm CMOS.
    Hsieh, Min-Han ; Chen, Liang-Hsin ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 51 (2016-02-01), Heft 2, S. 412-427
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    An all-digital pulsewidth control loop
    Wang, Yi-Ming ; Hu, Chang-Fen ; et al.
    In: 2005 IEEE International Symposium on Circuits and Systems (ISCAS), 2005, S. 1258-1261
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 2.5GHz, 30mW, 0.03mm2, All-Digital Delay-Locked Loop
    Yang, Rong-Jyi ; Liu, Shen-luan
    In: 2006 IEEE Asian Solid-State Circuits Conference, 2006-11-01, S. 271
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Low power clock Optimized Digital De-Skew Buffer with improved duty cycle correction
    Puneeth, L ; Murty, N S
    In: 2015 IEEE International Conference on Computational Intelligence and Computing Research (ICCIC), 2015-12-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Low power glitch free dual output coarse digitally controlled delay lines
    John, Shaji Mon. K. ; Sreenidhi, P. R.
    In: 2013 International Conference on Advanced Computing and Communication Systems, 2013-12-01, S. 1-11
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Low jitter clock driver for high-performance pipeline ADC
    Chen, Yun ; Fan, Chaojie ; et al.
    In: 2013 IEEE 10th International Conference on ASIC, 2013-10-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Low-Phase-Error Small-Area 4-Phase DLL With a Single-Ended-Differential-Single-Ended Voltage-Controlled Delay Line.
    Tong, Xingyuan ; Wu, Jinwu ; et al.
    In: IEEE Transactions on Circuits & Systems. Part II: Express Briefs, Jg. 69 (2022), Heft 1, S. 25-29
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Improved Metastability of True Single-Phase Clock D-Flipflops With Applications in Vernier Time-to-Digital Converters
    Parekh, P. ; Yuan, F. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 69 (2022-03-01), Heft 3, S. 1102-1114
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Fast-Locking Near-Threshold All-Digital SARDLL
    Xu, Tailong ; Zhang, Sheng ; et al.
    In: 2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), 2020-11-03, S. 1-4
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    All-Digital Time Integrator Using Bi-Directional Gated Vernier Delay Line
    Parekh, Parth ; Yuan, Fei ; et al.
    In: 2020 IEEE 63rd International Midwest Symposium on Circuits and Systems (MWSCAS), 2020-08-01, S. 321-324
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Efficient Implementations of Delay Elements for Digitally Controlled Delay Lines
    Preethi, D ; Valarmathi, R S
    In: 2019 10th International Conference on Computing, Communication and Networking Technologies (ICCCNT), 2019-07-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Multiplexer based Voltage Controlled Delay Buffer Element
    Saxena, Pooja ; Khan, Mohd Amir
    In: 2019 IEEE 5th International Conference for Convergence in Technology (I2CT), 2019-03-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 4.5 mW, 0.01148 mm2 frequency multiplier based on DLL with output frequency from 4 to 6 GHz
    Bayram, Erkan ; Hanay, Oner ; et al.
    In: 2016 IEEE Nordic Circuits and Systems Conference (NORCAS), 2016-11-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A 4-cycle-start-up reference-clock-less all-digital burst-mode CDR based on cycle-lock gated-oscillator with frequency tracking
    Iizuka, Tetsuya ; Tohge, Norihito ; et al.
    In: ESSCIRC Conference 2016: 42nd European Solid-State Circuits, 2016-09-01, S. 301-304
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -