Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
161 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

161 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Comparative Study of Vedic 4-Bit Multiplier Using CMOS and MGDI Technology
    Yogeshwaran, K. ; Arthi, D R ; et al.
    In: 2024 International Conference on Science Technology Engineering and Management (ICSTEM), 2024-04-26, S. 1-5
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Analysis of CMOS Full Adder Circuits for Multiplier Logic Architectures
    Ganesh Reddy, Jyothi ; Lokesh Krishna, K. ; et al.
    In: 2024 International Conference on Distributed Computing and Optimization Techniques (ICDCOT), 2024-03-15, S. 1-5
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design, Analysis and Optimization of CMOS Full Adder Based FinFET 10 nm
    Abdelaziz, Lazzaz ; Khaled, Bousbahi ; et al.
    In: 2023 13th International Symposium on Advanced Topics in Electrical Engineering (ATEE), 2023-03-23, S. 1-5
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Hybrid Memristor-CMOS Based Up-Down Counter Design
    Alammari, Khalid ; Ahmadi, Arash ; et al.
    In: 2020 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2020-11-23, S. 1-4
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A High-Precision PVT-Tolerance Adaptive Clock Circuit Over Wide Frequencies in 28nm CMOS
    Cui, Yuqiang ; Shan, Weiwei
    In: 2022 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2022-11-11, S. 256-259
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Multi-Threshold CMOS Devices: A Comparative Analysis of Leakage Power and Delay in Digital Circuits for Nano-Scale Technology
    Rahman Khan, MD Waliur ; Mohiuddin Uzzal, M
    In: 2019 2nd International Conference on Innovation in Engineering and Technology (ICIET), 2019-12-23, S. 1-6
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Design of Optimum Nano Scale CMOS Inverter Integrated With RRAM
    Mohamed, Ali Mohamed Abd ; Elrahim
    In: 2019 International Conference on Computer, Control, Electrical, and Electronics Engineering (ICCCEEE), 2019-09-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Novel Hybrid Full Adder Based on Gate Diffusion Input Technique, Transmission Gate and Static CMOS Logic
    Hasan, Mehedi ; Saha, Uttam Kumar ; et al.
    In: 2019 10th International Conference on Computing, Communication and Networking Technologies (ICCCNT), 2019-07-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Study of Performance Comparison of Static and Dynamic Approximate Reverse Carry Propagate Adder Using 22 nm CMOS Technology
    Sedhumadhavan, A. ; Sabariesh, S. ; et al.
    In: 2020 6th International Conference on Advanced Computing and Communication Systems (ICACCS), 2020-03-01, S. 288-292
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A Heuristic-Driven and Cost Effective Majority/ Minority Logic Synthesis for Post-CMOS Emerging Technology
    Mishra, V.K. ; Dixit, M. ; et al.
    In: IEEE Access, Jg. 9 (2021), S. 168689-168702
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Comparative analysis of standard cells performance for 7nm FinFET and 28nm CMOS technologies with considering for parasitic elements
    Ilin, Sergey ; Ryzhova, Daria ; et al.
    In: 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 2018, S. 1360-1363
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design of boolean chaotic oscillator using CMOS technology for true random number generation
    Rajagopalan, Sundararaman ; Rethinam, Sivaraman ; et al.
    In: 2017 International conference on Microelectronic Devices, Circuits and Systems (ICMDCS), 2017-08-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Comparative Analysis and Simulation of Different CMOS Full Adders Using Cadence in 90 nm Technology
    Tabassum, Zarin ; Shahrin, Meem ; et al.
    In: 2018 3rd International Conference for Convergence in Technology (I2CT), 2018-04-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 4-bit CMOS full adder of 1-bit hybrid 13T adder with a new SUM circuit
    Lee, S.J. ; Ruslan, S.H.
    In: 2016 IEEE Student Conference on Research and Development (SCOReD), 2016-12-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Design, Implementation and Comparative Analysis of Kogge Stone Adder Using CMOS and GDI Design: A VLSI Based Approach
    Shilpa, C. N. ; Shinde, Kunjan D. ; et al.
    In: 2016 8th International Conference on Computational Intelligence and Communication Networks (CICN), 2016-12-01, S. 570-574
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Comparative Performance Analysis of CMOS and FinFET Based Voltage Mode Sense Amplifier
    Garg, Mitali ; Anurag ; et al.
    In: 2016 8th International Conference on Computational Intelligence and Communication Networks (CICN), 2016-12-01, S. 544-547
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Power Delay Analysis of CMOS Reversible Gates for Low Power Application
    Majumder, Souvik ; Bhattacharyya, Shreya ; et al.
    In: 2020 International Conference on Computational Performance Evaluation (ComPE), 2020-07-01, S. 620-625
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    An Overview Of Dynamic CMOS Comparators
    Sangeetha, R. ; Vidhyashri, A. ; et al.
    In: 2019 5th International Conference on Advanced Computing & Communication Systems (ICACCS), 2019-03-01, S. 1001-1004
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Automating the CMOS Gate Sizing for Reduced Power/Energy
    Beg, Azam
    In: 2014 12th International Conference on Frontiers of Information Technology, 2014-12-01, S. 193-196
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Designing array-based CMOS logic gates by using a feedback control system
    Beg, Azam
    In: 2014 IEEE International Conference on Systems, Man, and Cybernetics (SMC), 2014-10-01, S. 935-939
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -