Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
132 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

132 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Enhancing CMOS Using Nanoelectronic Devices: A Perspective on Hybrid Integrated Systems
    RICKETTS, David S ; BAIN, James A ; et al.
    In: NANOELECTRONICS RESEARCH FOR BEYOND CMOS INFORMATION PROCESSING, Jg. 98 (2010), Heft 12, S. 2061-2075
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Growing Cells Atop Microelectronic Chips: Interfacing Electrogenic Cells In Vitro With CMOS-Based Microelectrode Arrays
    HIERLEMANN, Andreas ; FREY, Urs ; et al.
    In: Proceedings of the IEEE, Jg. 99 (2011), Heft 2, S. 252-284
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Minimizing spurious switching activities in CMOS circuits
    WROBLEWSKI, Artur ; AUERNHAMMER, Florian ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 419-428
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Device and Architecture Outlook for Beyond CMOS Switches
    BERNSTEIN, Kerry ; CAVIN, Ralph K ; et al.
    In: NANOELECTRONICS RESEARCH FOR BEYOND CMOS INFORMATION PROCESSING, Jg. 98 (2010), Heft 12, S. 2169-2184
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An Improved Look-Up Table-Based FPGA Implementation of Image Warping for CMOS Image Sensors
    RO, Se-Yong ; LUO, Lin-Bo ; et al.
    In: IEICE transactions on information and systems, Jg. 95 (2012), Heft 11, S. 2682-2692
    academicJournal
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Hybrid NEMS―CMOS integrated circuits: a novel strategy for energy-efficient designs
    DADGOUR, H. F ; BANERJEE, K
    In: Advances in Nanoelectronics Circuits and Systems, Jg. 3 (2009), Heft 6, S. 593-608
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Analog Circuit Design in Nanoscale CMOS Technologies
    LEWYN, Lanny L ; YTTERDAL, Trond ; et al.
    In: Proceedings of the IEEE, Jg. 97 (2009), Heft 10, S. 1687-1714
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Efficient and fast current curve estimation of CMOS digital circuits at the logic level
    RUIZ-DE-CLAVIJO, Paulino ; JUAN, Jorge ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 400-408
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Crosstalk measurement technique for CMOS ICs
    PICOT, F ; COLL, P ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 65-70
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Automated design methodology for CMOS analog circuit blocks in complex systems
    IONITA, Razvan ; VLADIMIRESCU, Andrei ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 487-493
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A technique to generate CMOS VLSI flip-flops based on differential latches
    JIMENEZ, Raul ; PARRA, Pilar ; et al.
    In: Integrated circuit design (Seville, 11-13 September 2002), 2002, S. 209-218
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Computer-aided design for low-power robust computing in nanoscale CMOS
    SYLVESTER, Dennis ; SRIVASTAVA, Ashish
    In: Leading-edge computer aided design solutions for advanced digital and mixed-signal systems-on-chips, Jg. 95 (2007), Heft 3, S. 507-529
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Testing of stuck-open faults in generalised Reed-Muller and EXOR sum-of-products CMOS circuits
    RAHAMAN, H ; DAS, D. K ; et al.
    In: IEE proceedings. Computers and digital techniques, Jg. 151 (2004), Heft 1, S. 83-91
    Online academicJournal
    Zugriff:
    Volltext (PDF)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Digital Circuit Design Challenges and Opportunities in the Era of Nanoscale CMOS : Small transistors necessitate big changes, in the way digital circuits are modeled and optimized for manufacturability, and new strategies for logic, memory, clocking and power distribution
    CALHOUN, Benton H ; YU, CAO ; et al.
    In: A Future of Integrated Electronics: Moving Off the Roadmap, Jg. 96 (2008), Heft 2, S. 343-365
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Défis et méthodologie du développement des technologies CMOS avancées : La technologie microélectronique / Challenges and methodology for developing advanced CMOS technologies
    BOEUF, Frédéric ; ARNAUD, Franck
    In: REE. Revue de l'électricité et de l'électronique, 2007, Heft 8
    academicJournal
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Output resistance scaling model for deep-submicron cmos buffers for timing performance optimisation
    CAPPUCCINO, Gregorio ; PUGLIESE, Andrea ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2005, S. 329-336
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Power and energy consumption of cmos circuits: Measurement methods and experimental results
    RIUS, Josep ; PEIDRO, Alejandro ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 80-89
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    CMOS gate sizing under delay constraint
    VERLE, A ; MICHEL, X ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 61-69
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A new hybrid CBL-CMOS cell for optimum noise/power application
    JIMENEZ, Raul ; PARRA, Pilar ; et al.
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 491-500
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A compact charge-based crosstalk induced delay model for submicronic CMOS gates
    ROSSELLO, José Luis ; SEGURA, Jaume
    In: Integrated circuit and system design (power and timing modeling, optimization and simulation), 2003, S. 51-59
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -