Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
31 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

31 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    CKVdd: A Clock-Controlled Self-Stabilized Voltage Technique for , Reducing Dynamic Power in CMOS Digital Circuits : Low-leakage, low-voltage, low-power and high-speed technologies for system LSIs in deep-submicron era
    CHENG, Ching-Hwa ; WANG, Chin-Hsien
    In: IEICE transactions on electronics, Jg. 92 (2009), Heft 4, S. 391-400
    academicJournal
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 150 MS/s 10-bit CMOS Pipelined Subranging ADC with Time Constant Reduction Technique
    FAN, Xian Ping ; PAK KWONG, CHAN ; et al.
    In: IEICE transactions on electronics, Jg. 92 (2009), Heft 5, S. 719-727
    academicJournal
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    An Area-Efficient, Low-Power CMOS Fractional Bandgap Reference : Analog CIrcuits and Related SoC Integration Technologies
    BOGODA APPUHAMYLAGE, Indika U. K ; OKURA, Shunsuke ; et al.
    In: IEICE transactions on electronics, Jg. 94 (2011), Heft 6, S. 960-967
    academicJournal
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    VLSI implementation of a 4 × 4-bit multiplier in a two phase drive adiabatic dynamic CMOS logic : VLSI technology toward frontiers of new market
    TAKAHASHI, Yasuhiro ; SEKINE, Toshikazu ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 10, S. 2002-2006
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Preliminary demonstration of 1.0 V CMOS imager with semi-pixel-level ADC based on pulse-width-modulation pixel readout : VLSI technology toward frontiers of new market
    KAGAWA, Keiichiro ; SHOUHO, Makoto ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 10, S. 2007-2011
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 500 MS/s 600 μW 300 μm2 Single-Stage Gain-Improved and Kickback Noise Rejected Comparator in 0.35 μm 3.3 v CMOS Process
    KAZEMINIA, Sarang ; MOUSAZADEH, Morteza ; et al.
    In: IEICE transactions on electronics, Jg. 94 (2011), Heft 4, S. 635-640
    academicJournal
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Design of a 0.5 V Op-Amp Based on CMOS Inverter Using Floating Voltage Sources
    WANG, Jun ; LEE, Tuck-Yang ; et al.
    In: IEICE transactions on electronics, Jg. 91 (2008), Heft 8, S. 1375-1378
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    An integrated low-power CMOS up-conversion mixer using new stacked marchand baluns : Low-power, high-speed LSIs and related technologies
    LAI, Ivan Chee Hong ; FUJISHIMA, Minoru
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 4, S. 823-828
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Low Power 10-b 250 Msample/s CMOS Cascaded Folding and Interpolating A/D Converter
    CUI, Zhi-Yuan ; JIN, Yong-Gao ; et al.
    In: IEICE transactions on electronics, Jg. 92 (2009), Heft 8, S. 1073-1079
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    10 GHz low-noise low-power monolithic integrated VCOs in digital CMOS technology
    GU, Zheng ; THIEDE, Andreas
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 1, S. 88-93
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    An Adaptive DAC Settling Waiting Time Optimized Ultra Low Voltage Asynchronous SAR ADC in 40 nm CMOS : Analog Circuits and Related SoC Integration Technologies
    SEKIMOTO, Ryota ; SHIKATA, Akira ; et al.
    In: IEICE transactions on electronics, Jg. 96 (2013), Heft 6, S. 820-827
    academicJournal
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 2.3-7 GHz CMOS High Gain LNA Using CS-CS Cascode with Coupling C
    PARK, Hangue ; LEE, Sungho ; et al.
    In: IEICE transactions on electronics, Jg. 92 (2009), Heft 8, S. 1091-1094
    academicJournal
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    An ultra low-voltage ultra low-power CMOS threshold voltage reference
    FERREIRA, Luis H. C ; PIMENTA, Tales C ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 10, S. 2044-2050
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A very low power 10 MHz CMOS continuous-time bandpass filter with on-chip automatic tuning
    FATIN, Gholamreza Zareh ; GHADAMI, Mohammad
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 7, S. 1089-1096
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Low-power design of CML driver for on-chip transmission-lines using impedance-unmatched driver : Analog circuits and related SoC integration technologies
    KUBOKI, Takeshi ; TSUCHIYA, Akira ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 6, S. 1274-1281
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Noise immunity investigation of low power design schemes
    ABBAS, Mohamed ; IKEDA, Makoto ; et al.
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 8, S. 1238-1247
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    All Si-based low operating-voltage and low power-dissipation device for optical interface
    LEE, Hsiu-Chih ; LEE, Shyh-Cheng ; et al.
    In: IEICE transactions on electronics, Jg. 88 (2005), Heft 7, S. 1490-1494
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM Using Low-Energy Disturb Mitigation Scheme : Solid-State Circuit Design -Architecture, Circuit, Device and Design Methodology
    YOSHIMOTO, Shusuke ; TERADA, Masaharu ; et al.
    In: IEICE transactions on electronics, Jg. 95 (2012), Heft 4, S. 572-578
    academicJournal
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A Low Power Multimedia Processor Implementing Dynamic Voltage and Frequency Scaling Technique and Fast Motion Estimation Algorithm Called Adaptively Assigned Breaking-Off Condition (A2BC) : Special Section on Solid-State Circuit Design-Architecture, Circuit, Device and Design Methodology
    ENOMOTO, Tadayoshi ; KOBAYASHI, Nobuaki
    In: IEICE transactions on electronics, Jg. 96 (2013), Heft 4, S. 424-432
    academicJournal
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    An Energy Efficiency 4-bit Multiplier with Two-Phase Non-overlap Clock Driven Charge Recovery Logic : Circuits and Desig Techniques for Advanced Large Scale Integration
    ZHANG, Yimeng ; OKAMURA, Leona ; et al.
    In: IEICE transactions on electronics, Jg. 94 (2011), Heft 4, S. 605-612
    academicJournal
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -