Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
37 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

37 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Illustrative Comparison of MCML and CMOS Design Techniques using Tanner EDA
    Vyas, Keerti ; Mathur, Rajeev ; et al.
    In: International Journal of Computer Applications, Jg. 118 (2015-05-20), S. 18-21
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Performance Analysis of High Speed Domino CMOS Logic Circuits
    Akashe, Shyam ; SinghRathor, Vijay ; et al.
    In: International Journal of Computer Applications, Jg. 99 (2014-08-20), S. 23-28
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Relative Performance Analysis of Different CMOS Full Adder Circuits
    Chowdhury, Dibyendu ; Bhaumik, Jaydeb ; et al.
    In: International Journal of Computer Applications, Jg. 114 (2015-03-18), S. 8-14
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    True Single Phase Clocking Flip-Flop Design using Multi Threshold CMOS Technique
    Sharma, Priyanka ; Mehra, Rajesh
    In: International Journal of Computer Applications, Jg. 96 (2014-06-18), S. 44-51
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Design 2. 4 GHz 130nm CMOS Low Noise Amplifier Design for Wireless Network
    Kadam, Ravindra ; Dhongde, Aniket ; et al.
    In: International Journal of Computer Applications, Jg. 88 (2014-02-14), S. 47-50
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Comparative Analysis of Metastability with D FLIP FLOP in CMOS Circuits
    Braj Bihari Soni ; Gaur, Puran ; et al.
    In: International Journal of Computer Applications, Jg. 103 (2014-10-18), S. 26-29
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Modified Two Phase Clocked Adiabatic Static CMOS Logic
    Dhamani, Swati ; Saxena, Praveer ; et al.
    In: International Journal of Computer Applications, Jg. 93 (2014-05-21), S. 32-39
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Timing Optimization and Noise Tolerance Dynamic CMOS Logic Design
    Verma, Priya ; Singh, Jaikaran ; et al.
    In: International Journal of Computer Applications, Jg. 88 (2014-02-14), S. 22-25
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Design of 0. 13um CMOS Low Voltage Rail to Rail Fully Differential Operational Amplifier Review
    Kadam, Ravindra ; Hadke, Nikesh ; et al.
    In: International Journal of Computer Applications, Jg. 86 (2014-01-16), S. 28-31
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Transistor Sizing in Order to Hardening CMOS circuit against Soft Error
    Javidan, Javad ; Morad, Leila ; et al.
    In: International Journal of Computer Applications, Jg. 77 (2013-09-26), S. 27-30
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Novel Power Reduction Technique for CMOS Circuits using Voltage Scaling and Transistor Gating
    Handa, Ankish ; Sharma, Geetanjali ; et al.
    In: International Journal of Computer Applications, Jg. 92 (2014-04-18), S. 38-42
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    CMOS Layout for Low Power Four Bit Adiabatic Binary Multiplier
    Kapoor, Monika ; Jain, Sonal
    In: International Journal of Computer Applications, Jg. 83 (2013-12-18), S. 7-10
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Reduction of Leakage Power using Stacking Power Gating Technique in Different CMOS Design Style at 45Nanometer Regime
    Akashe, Shyam ; Bhargava, Bhanupriya ; et al.
    In: International Journal of Computer Applications, Jg. 83 (2013-12-18), S. 19-26
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Comparative Study of Different Low Power Design Techniques for Reduction of Leakage Power in CMOS VLSI Circuits
    Aswale, P. S. ; Chopade, S. S.
    In: International Journal of Computer Applications, Jg. 70 (2013-05-17), S. 16-24
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Novel Design Method of Two-Stage CMOS Operational Transconductance Amplifier used for Wireless Sensor Receiver
    Masmoudi, Mohamed ; Laajimi, Radwene ; et al.
    In: International Journal of Computer Applications, Jg. 39 (2012-12-29), S. 1-11
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Low Power 90nm Technology based CMOS Digital Gates with Dual Threshold Transistor Stacking Technique
    Aswale, P. S. ; Chopade, S. S.
    In: International Journal of Computer Applications, Jg. 59 (2012-12-18), S. 47-52
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Design and Development of Nanoelectronic Binary Decision Tree Device based on CMOS and QCA (Quantum-Dot Cellular Automata) Nanotechnology
    S. Devendra K. Verma ; Barhai, P. K.
    In: International Journal of Computer Applications, Jg. 58 (2012-11-15), S. 32-37
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Differential Precision Rectifier using Single CMOS DVCC
    Nahhas, Ahmed M.
    In: International Journal of Computer Applications, Jg. 64 (2013-02-15), S. 1-6
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Standby Leakage Reduction in Nanoscale CMOS VLSI Circuits
    Deshpande, Pallavi S. ; Upasani, Dhananjay E. ; et al.
    In: International Journal of Computer Applications, Jg. 7 (2010-09-10), S. 1-4
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    FinFET based 6T SRAM Cell for Nanoscaled Technologies
    Singh, Gurmohan ; Kaur, Manjit ; et al.
    In: International Journal of Computer Applications, Jg. 127 (2015-10-15), S. 5-10
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -