Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
570 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

Geographischer Bezug

570 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Design Exploration of Hybrid CMOS and Memristor Circuit by New Modified Nodal Analysis
    WEI, FEI ; HAO, YU ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 6, S. 1012-1025
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Body-Bias-Driven Design Strategy for Area- and Performance-Efficient CMOS Circuits
    MEIJER, Maurice ; DE GYVEZ, José Pineda
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 1, S. 42-51
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A Wide-Range PLL Using Self-Healing Prescaler/VCO in 65-nm CMOS
    LEE, I-Ting ; TSAI, Yun-Ta ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 2, S. 250-258
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Low-Cost Error Tolerance Scheme for 3-D CMOS Imagers
    CHANG, Hsiu-Ming ; HUANG, Jiun-Lang ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 3, S. 465-474
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    CS-CMOS: A Low-Noise Logic Family for Mixed Signal SoCs
    TAPARIA, Ajay ; BANERJEE, Bhaskar ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 12, S. 2141-2148
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    FPGA Based on Integration of CMOS and RRAM
    TANACHUTIWAT, Sansiri ; MING, LIU ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 11, S. 2023-2032
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Design and Performance Evaluation of Radiation Hardened Latches for Nanoscale CMOS
    SHENG, LIN ; KIM, Yong-Bin ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 7, S. 1315-1319
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A CMOS Image Sensor With On-Chip Image Compression Based on Predictive Boundary Adaptation and Memoryless QTD Algorithm
    SHOUSHUN, CHEN ; BERMAK, Amine ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 4, S. 538-547
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Compressive Acquisition CMOS Image Sensor: From the Algorithm to Hardware Implementation
    MILIN, ZHANG ; BERMAK, Amine
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 18 (2010), Heft 3, S. 490-500
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Time-Domain CMOS Temperature Sensors With Dual Delay-Locked Loops for Microprocessor Thermal Monitoring
    DONGWAN, HA ; WOO, Kyoungho ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 9, S. 1590-1601
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Temperature Characteristics and Analysis of Monolithic Microwave CMOS Distributed Oscillators With Gm - -Varied Gain Cells and Folded Coplanar Interconnects
    BHATTACHARYYA, Kalyan ; SZYMANSKI, Ted H
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 7, S. 1332-1336
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Dynamic Supply and Threshold Voltage Scaling for CMOS Digital Circuits Using In-Situ Power Monitor
    MEHTA, Nandish ; AMRUTUR, Bharadwaj
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 5, S. 892-901
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A Low-Power Gigabit CMOS Limiting Amplifier Using Negative Impedance Compensation and Its Application
    HAN, Jungwon ; YOO, Kwisung ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 3, S. 393-399
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A CMOS MEMS Audio Transducer Implemented by Silicon Condenser Microphone With Analog Front-End Circuits of Audio Codec
    CHIANG, Cheng-Ta ; WANG, Chih-Hsien ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 9, S. 1656-1667
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 3―5 GHz Current-Reuse gm-Boosted CG LNA for Ultrawideband in 130 nm CMOS
    KHURRAM, Muhammad ; HASAN, S. M. Rezaul
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 3, S. 400-409
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Variable Input Delay CMOS Logic for Low Power Design
    RAJA, Tezaswi ; AGRAWAL, Vishwani D ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 10, S. 1534-1545
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Row-Based Power-Gating: A Novel Sleep Transistor Insertion Methodology for Leakage Power Optimization in Nanometer CMOS Circuits
    SATHANUR, Ashoka ; BENINI, Luca ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 3, S. 469-482
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Quadrant-Based Online Spatial and Temporal Compressive Acquisition for CMOS Image Sensor
    MILIN, ZHANG ; BERMAK, Amine
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 9, S. 1525-1534
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration
    NIITSU, Kiichi ; SUGIMORI, Yasufumi ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 10, S. 1903-1907
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Sub-1 V, 26 μW, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
    NG, David C. W ; KWONG, David K. K ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 7, S. 1305-1309
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -