Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
168 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Sprache

168 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Monolithic Three-Dimensional 65-nm CMOS-Nanoelectromechanical Reconfigurable Logic for Sub-1.2-V Operation
    Woo Young Choi ; Hyug Su Kwon ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017-09-01), S. 1317-1320
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Charge Trap Transistor (CTT): An Embedded Fully Logic-Compatible Multiple-Time Programmable Non-Volatile Memory Element for High- $k$ -Metal-Gate CMOS Technologies
    Khan, Faraz ; Iyer, Subramanian S. ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017), S. 44-47
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Low-Leakage and Low-Trigger-Voltage SCR Device for ESD Protection in 28-nm High- $k$ Metal Gate CMOS Process
    Lin, Chun-Yu ; Ker, Ming-Dou ; et al.
    In: IEEE Electron Device Letters, Jg. 37 (2016-11-01), S. 1387-1390
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    ESD Robust Fully Salicided 5-V Integrated Power MOSFET in Submicron CMOS
    Prabhu, Manjunatha ; Lee, Jian-Hsing ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017-05-01), S. 623-625
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    ESD Protection Device With Dual-Polarity Conduction and High Blocking Voltage Realized in CMOS Process
    Hajjar, Jean-Jacques ; Luo, Sirui ; et al.
    In: IEEE Electron Device Letters, Jg. 35 (2014-04-01), S. 437-439
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Impact of Stress Mode on Stochastic BTI in Scaled MG/HK CMOS Devices
    Srinivasan, Purushothaman ; Kerber, Andreas
    In: IEEE Electron Device Letters, Jg. 35 (2014-04-01), S. 431-433
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    CMOS On-Chip Stable True-Random ID Generation Using Antenna Effect
    Tang, Fang ; Mohamad, Saqib ; et al.
    In: IEEE Electron Device Letters, Jg. 35 (2014), S. 54-56
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    28-nm 2T High-<formula formulatype='inline'><tex Notation='TeX'>$K$</tex></formula> Metal Gate Embedded RRAM With Fully Compatible CMOS Logic Processes
    Tsai, Ming-Jinn ; Chrong Jung Lin ; et al.
    In: IEEE Electron Device Letters, Jg. 34 (2013-10-01), S. 1253-1255
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Compact Layout of DT-MOS Transistor With Source-Follower Subcircuit in 90-nm CMOS Technology
    Hsu, Heng-Ming ; Lee, Tai-Hsing
    In: IEEE Electron Device Letters, Jg. 29 (2008-04-01), S. 392-395
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Application of VRS Methodology for the Statistical Assessment of BTI in MG/HK CMOS Devices
    Kerber, Andreas ; Cartier, Eduard A.
    In: IEEE Electron Device Letters, Jg. 34 (2013-08-01), S. 960-962
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Latchup-Immune and Robust SCR Device for ESD Protection in 0.25-μm 5-V CMOS Process
    Huang, Yu-Ching ; Ker, Ming-Dou
    In: IEEE Electron Device Letters, Jg. 34 (2013-05-01), S. 674-676
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Miniature CMOS Stacked Spiral-Coupled Directional Coupler With $-$67-dB Isolation and $-$ 0.8-dB Insertion Loss
    Ye, Le ; Zheng, Yongan ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-07-01), S. 919-921
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Device Circuit Co-Design Issues in Vertical Nanowire CMOS Platform
    Singh, Navab ; Kaushal, Gaurav ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-07-01), S. 934-936
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A Highly Scalable Interface Fuse for Advanced CMOS Logic Technologies
    Chin, Yung-Wen ; Yang, Li-Yu ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-02-01), S. 245-247
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A micromachined CMOS distributed amplifier by CMOS compatible ICP deep-trench technology
    Lin, Yo-Sheng ; Wang, Tao ; et al.
    In: IEEE Electron Device Letters, Jg. 27 (2006-04-01), S. 291-293
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Simple Series Resistance Extraction Methodology for Advanced CMOS Devices
    Oates, A. S. ; Suehle, John S. ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-08-01), S. 1047-1049
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Zero-Mask Contact Fuse for One-Time-Programmable Memory in Standard CMOS Processes
    Zhang, Lining ; Wu, Wen ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-07-01), S. 955-957
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Novel Readout Circuit Architecture for CMOS Image Sensors Minimizing RTS Noise
    Martin-Gonthier, Philippe ; Magnan, Pierre ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-06-01), S. 776-778
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A low-voltage CMOS complementary active pixel sensor (CAPS) fabricated using a 0.25 μm CMOS technology
    Xu, Chen ; Chan, Mansun ; et al.
    In: IEEE Electron Device Letters, Jg. 23 (2002-07-01), S. 398-400
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    High-Voltage Generation With Stacked Photodiodes in Standard CMOS Process
    Bermak, Amine ; Law, Man-Kay
    In: IEEE Electron Device Letters, Jg. 31 (2010-12-01), S. 1425-1427
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -