Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
219 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

219 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Design Exploration of Hybrid CMOS and Memristor Circuit by New Modified Nodal Analysis
    WEI, FEI ; HAO, YU ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 6, S. 1012-1025
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A Wide-Range PLL Using Self-Healing Prescaler/VCO in 65-nm CMOS
    LEE, I-Ting ; TSAI, Yun-Ta ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 21 (2013), Heft 2, S. 250-258
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Design and Performance Evaluation of Radiation Hardened Latches for Nanoscale CMOS
    SHENG, LIN ; KIM, Yong-Bin ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 7, S. 1315-1319
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Temperature Characteristics and Analysis of Monolithic Microwave CMOS Distributed Oscillators With Gm - -Varied Gain Cells and Folded Coplanar Interconnects
    BHATTACHARYYA, Kalyan ; SZYMANSKI, Ted H
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 7, S. 1332-1336
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Dynamic Supply and Threshold Voltage Scaling for CMOS Digital Circuits Using In-Situ Power Monitor
    MEHTA, Nandish ; AMRUTUR, Bharadwaj
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 5, S. 892-901
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A CMOS MEMS Audio Transducer Implemented by Silicon Condenser Microphone With Analog Front-End Circuits of Audio Codec
    CHIANG, Cheng-Ta ; WANG, Chih-Hsien ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 9, S. 1656-1667
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Row-Based Power-Gating: A Novel Sleep Transistor Insertion Methodology for Leakage Power Optimization in Nanometer CMOS Circuits
    SATHANUR, Ashoka ; BENINI, Luca ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 3, S. 469-482
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 4T Low-Power Linear-Output Current-Mediated CMOS Image Sensor
    FANG, TANG ; BERMAK, Amine
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 9, S. 1559-1568
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Fully CMOS-Compatible On-Chip Optical Clock Distribution and Recovery
    THANGARAJ, Charles ; POWNALL, Robert ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 18 (2010), Heft 10, S. 1385-1398
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Design of Parasitic and Process-Variation Aware Nano-CMOS RF Circuits: A VCO Case Study
    GHAI, Dhruva ; MOHANTY, Saraju P ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 9, S. 1339-1342
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design of robust, energy-efficient full adders for deep-submicrometer design using hybrid-CMOS logic style
    GOEL, Sumeer ; KUMAR, Ashok ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 14 (2006), Heft 12, S. 1309-1321
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Adaptive Techniques for Overcoming Performance Degradation Due to Aging in CMOS Circuits
    KUMAR, Sanjay V ; KIM, Chris H ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 19 (2011), Heft 4, S. 603-614
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design of Asynchronous Circuits for High Soft Error Tolerance in Deep Submicrometer CMOS Circuits
    WEIDONG, KUANG ; PEIYI, ZHAO ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 18 (2010), Heft 3, S. 410-422
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Supply switching with ground collapse : Simultaneous control of subthreshold and gate leakage current in nanometer-scale CMOS circuits
    SHIN, Youngsoo ; HEO, Sewan ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 15 (2007), Heft 7, S. 758-766
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Evaluation of fully-integrated switching regulators for CMOS process technologies
    LEE, Jaeseo ; HATCHER, Geoff ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 15 (2007), Heft 9, S. 1017-1027
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    On circuit techniques to improve noise immunity of CMOS dynamic logic
    LI, DING ; MAZUMDER, Pinaki
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 9, S. 910-925
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    CMOS Driver-Receiver Pair for Low-Swing Signaling for Low Energy On-Chip Interconnects
    GARCIA MONTESDEOCA, José C ; MONTIEL-NELSON, Juan A ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 2, S. 311-316
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Analysis and Implementation of a Minimum-Supply Body-Biased CMOS Differential Amplifier Cell
    DARIO GRASSO, Alfio ; MONSURRO, Pietro ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 2, S. 172-180
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Skewed CMOS: Noise-tolerant high-performance low-power static circuit family
    SOLOMATNIKOV, Alexandre ; SOMASEKHAR, Dinesh ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 10 (2002), Heft 4, S. 469-476
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Design of ultrahigh-speed low-voltage CMOS CML buffers and latches
    HEYDARI, Payam ; MOHANAVELU, Ravindran
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 10, S. 1081-1093
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -