Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
38 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Publikation

Sprache

38 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Incorporation of Ge on High K Dielectric Material for Different Fabrication Technologies (HBT, CMOS) and Their Impact on Electrical Characteristics of the Device
    Shakeel, Sobia ; Shayan Ali Khan ; et al.
    In: Journal of Nanomaterials, Jg. 2018 (2018)
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Dynamic CMOS Load Balancing and Path Oriented in Time Optimization Algorithms to Minimize Delay Uncertainties from Process Variations
    Chien-In Henry Chen ; Yelamarthi, Kumar
    In: VLSI Design, Jg. 2010 (2010-03-07), S. 1-13
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Analysis of CNT Bundle and Its Comparison with Copper Interconnect for CMOS and CNFET Drivers
    Abdul Kadir Kureshi ; Hasan, Mohd.
    In: Journal of Nanomaterials, Jg. 2009 (2009), S. 1-6
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    CMOS Delay and Power Model Equations for Simultaneous Transistor and Interconnect Wire Analysis and Optimization
    Lee, Sangho ; Greeneich, Edwin W.
    In: VLSI Design, Jg. 15 (2002), S. 619-628
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Optimization and Characterization of CMOS for Ultra Low Power Applications
    Mohd. Ajmal Kafeel ; M Shah Alam ; et al.
    In: Journal of Nanotechnology, Jg. 2015 (2015)
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Signal Coding and CMOS Gates for Combinational Functional Blocks of Very Deep Submicron Self-checking Circuits
    Ricco, Bruno ; Favalli, Michele ; et al.
    In: VLSI Design, Jg. 11 (2000), Heft 1, S. 23-34
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Delay Time Estimation Model for Large Digital CMOS Circuits
    Kim, Dong-Wook ; Choi, Tae-Yong
    In: VLSI Design, Jg. 11 (2000), S. 161-173
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Current Testing of CMOS Combinational Circuits with Single Floating Gate Defects
    Champac, Victor ; Figueras, Joan
    In: VLSI Design, Jg. 5 (1997), Heft 3, S. 273-284
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Accurate Power Estimation for Sequential CMOS Circuits Using Graph-based Methods
    Leeser, Miriam ; Ohm, Valerie
    In: VLSI Design, Jg. 12 (2001), S. 187-203
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    On Self-Checking Design of CMOS Circuits for Multiple Faults
    Busaba, Fadi ; Lala, P.K. ; et al.
    In: VLSI Design, Jg. 7 (1998), Heft 2, S. 151-161
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design
    Wairya, Subodh ; Rajendra Kumar Nagaria ; et al.
    In: VLSI Design, Jg. 2012 (2012)
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    IDDQ Detectable Bridges in Combinational CMOS Circuits
    Isern, E. ; Figueras, J.
    In: VLSI Design, Jg. 5 (1997), S. 241-252
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Modeling and Design of a Nano Scale CMOS Inverter for Symmetric Switching Characteristics
    Pandit, Soumya ; Mukhopadhyay, Joyjit
    In: VLSI Design, Jg. 2012 (2012-04-22), S. 1-13
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Block-Level Logic Extraction from CMOS VLSI Layouts
    Tront, Joseph G. ; Bhasin, Inderpreet
    In: VLSI Design, Jg. 1 (1994), S. 243-259
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    An Ultra-Low Power Parity Generator Circuit Based on QCA Technology
    Gassoumi, Ismail ; Ouni, Bouraoui ; et al.
    In: Journal of Electrical and Computer Engineering, Jg. 2019 (2019-10-07), S. 1-8
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Siehe Detailanzeige für Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Design and Implementation of Nanotechnology QCA Geometric Greedy Router
    Mtibaa, Abdellatif ; Gassoumi, Ismail ; et al.
    In: Journal of Electrical and Computer Engineering, Jg. 2021 (2021)
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Technology and Modeling of Nonclassical Transistor Devices
    Nikolov, Dimitar ; Angelov, George ; et al.
    In: Journal of Electrical and Computer Engineering, Jg. 2019 (2019)
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Performance Analysis of Modified Drain Gating Techniques for Low Power and High Speed Arithmetic Circuits
    Piske, Mayuresh ; Aatreya Vivek Madgula ; et al.
    In: VLSI Design, Jg. 2014 (2014-07-15), S. 1-5
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    DFAL: Diode-Free Adiabatic Logic Circuits
    Rajendra Kumar Nagaria ; Upadhyay, Shipra ; et al.
    In: ISRN Electronics, Jg. 2013 (2013-02-10), S. 1-12
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Vertical Silicon Nanowire Platform for Low Power Electronics and Clean Energy Applications
    Li, Xiang ; Wong, She-Mein ; et al.
    In: Journal of Nanotechnology, Jg. 2012 (2012), S. 1-21
    Online unknown
    Zugriff:
    Volltext (PDF)
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -