Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
125 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Publikation

Sprache

125 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    BTI-Aware Timing Reliability Improvement of Pulsed Flip-Flops in Nano-Scale CMOS Technology
    Raji, Mohsen ; Jafari, Atousa ; et al.
    In: IEEE Transactions on Device and Materials Reliability, Jg. 21 (2021-09-01), S. 379-388
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Integrated Digital and Analog Circuit Blocks in a Scalable Silicon Carbide CMOS Technology
    Romijn, Joost ; May, Alexander ; et al.
    2022
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Methods of Improving the Accuracy of Simulating Delays and Peak Currents of Combinational CMOS-Circuits at the Logical Design Level
    Ivanova, G. A. ; Ryzhova, D. I.
    In: Russian Microelectronics, Jg. 48 (2019-12-01), S. 477-484
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Carbon Nanotube-Based CMOS SRAM: 1 kbit 6T SRAM Arrays and 10T SRAM Cells
    Shulaker, Max M. ; Lau, Christian ; et al.
    In: IEEE Transactions on Electron Devices, Jg. 66 (2019-12-01), S. 5375-5380
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Simulation of CMOS APS Operation and Crosstalk in SPICE With Generalized Devices
    Sallese, Jean-Michel ; Rossi, Chiara
    In: IEEE Journal of the Electron Devices Society, Jg. 8 (2020), S. 376-384
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    60 pW 20 μm size CMOS implementation of an actual soma membrane
    Huderek, Damian ; Szczęsny, Szymon
    In: Journal of Computational Electronics, Jg. 19 (2019-12-11), S. 242-252
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Extracting a Logic Gate Network from a Transistor-Level CMOS Circuit
    Cheremisinov, Dmitry I. ; Cheremisinova, Liudmila D.
    In: Russian Microelectronics, Jg. 48 (2019-05-01), S. 187-196
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Ternary input signal to binary bit output conversion CMOS integrated circuit design using neuron MOSFETs
    Srivastava, Ashok
    In: Microsystem Technologies, Jg. 28 (2019-04-26), S. 101-108
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Optimal design of a 5.5-GHz low-power high-gain CMOS LNA using the flower pollination algorithm
    Ghosh, Sumalya ; Mandal, Durbadal ; et al.
    In: Journal of Computational Electronics, Jg. 18 (2019-03-14), S. 737-747
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Low power domino logic circuits in deep-submicron technology using CMOS
    Tarun Kumar Gupta ; Garg, Sandeep
    In: Engineering Science and Technology, Jg. 21 (2018-08-01), Heft 4, S. 625-638
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Reliability-Enhanced Separated Pre-Charge Sensing Amplifier for Hybrid CMOS/MTJ Logic Circuits
    Zhao, Weisheng ; Zhang, Youguang ; et al.
    In: IEEE Transactions on Magnetics, Jg. 53 (2017-09-01), S. 1-5
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Layout-based mitigation of single-event transient for monolithic 3D CMOS integrated circuits
    Yang, Can ; Wang, Guoqing ; et al.
    In: Microelectronics Reliability, Jg. 126 (2021-11-01), S. 114210-114210
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Current Status of Reliability in Extended and Beyond CMOS Devices
    Ahmad Ehteshamul Islam
    In: IEEE Transactions on Device and Materials Reliability, Jg. 16 (2016-12-01), S. 647-666
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Threshold voltage extraction techniques adaptable from sub-micron CMOS to large-area oxide TFT technologies
    Samanta, Smrutilekha ; Barquinha, Pedro ; et al.
    In: International Journal of Circuit Theory and Applications, Jg. 45 (2017-04-05), S. 2201-2210
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A hybrid memristor–CMOS chip for AI
    Alex Pappachen James
    In: Nature Electronics, Jg. 2 (2019-07-15), S. 268-269
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A novel Nth-order voltage-mode universal filter based on CMOS CFOA
    Wang, Chunyue ; Wang, Lixue ; et al.
    In: Optik, Jg. 127 (2016-02-01), S. 2226-2230
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Ten nanometre CMOS logic technology
    Datta, Suman
    In: Nature Electronics, Jg. 1 (2018-09-13), S. 500-501
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    On the Design of Power-Rail ESD Clamp Circuits With Gate Leakage Consideration in Nanoscale CMOS Technology
    Ker, Ming-Dou ; Yeh, Chih-Ting
    In: IEEE Transactions on Device and Materials Reliability, Jg. 14 (2014-03-01), S. 536-544
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    High Speed, High Stability and Low Power Sensing Amplifier for MTJ/CMOS Hybrid Logic Circuits
    Javerliac, Virgile ; Chappert, Claude ; et al.
    In: IEEE Transactions on Magnetics, Jg. 45 (2009-10-01), S. 3784-3787
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Overview on ESD Protection Designs of Low-Parasitic Capacitance for RF ICs in CMOS Technologies
    Hsiao, Yuan-Wen ; Ker, Ming-Dou ; et al.
    In: IEEE Transactions on Device and Materials Reliability, Jg. 11 (2011-06-01), S. 207-218
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -